3D DRAM：為什麼記憶體也要往上長
就算製程做得出更小的單元，縮小本身也會帶來一連串副作用，這些副作用在近年愈來愈明顯：
這些因素疊在一起，結論很清楚：平面微縮的「每 bit 成本下降」曲線正在失去動能。而當成本曲線走平，產業就必須找新的成長引擎，3D 化就是最直覺的答案。
二、3D DRAM 的基本思路：把記憶胞往垂直方向疊
3D DRAM 的核心概念其實很簡單：既然平面上的密度難以提高，那就把記憶胞一層一層往上堆，讓單位面積容納更多 bit。但「聽起來簡單」和「做得出來」之間，隔著一整個世代的製程挑戰。
1. 3D NAND 的成功與 DRAM 的難處
提到 3D 記憶體，大家第一個想到的一定是 3D NAND。NAND 快閃記憶體從 2013 年前後開始轉向立體堆疊，如今層數早已突破兩百層，並且還在持續往上加。3D NAND 之所以能成功，關鍵在於它的儲存單元結構相對「好堆」：電荷陷阱式（Charge Trap Flash）單元不需要獨立的大電容，字線可以用一整片導體層橫向鋪開，再用垂直通道一次打穿，整體的堆疊邏輯非常適合用「一層一層沉積、一次蝕刻到底」的方式量產。
DRAM 就沒這麼幸運。每個記憶胞都必須有自己的一顆電晶體與一個電容，電容還得是高深寬比的立體結構。也就是說，堆疊的每一層都不只是「加一層材料」，而是要重複一次完整的 1T1C 製程。這讓 3D DRAM 的難度遠高於 3D NAND，也是為什麼 3D NAND 商業化十多年後，3D DRAM 還停留在研發與早期驗證階段。
2. 別搞混：3D DRAM 與 HBM 是兩件事
這裡要先澄清一個常見的混淆。很多人看到「記憶體往上疊」，就想到 HBM（High Bandwidth Memory）。但 HBM 和 3D DRAM 解決的是不同問題：
兩者並不衝突，甚至可以互補：未來的 AI 加速器可能同時使用 3D DRAM 做大容量主記憶體，再用 HBM 做超高頻寬的近端緩衝。把它們混為一談，就會誤判整個產業的技術路線。
3. 四條主要技術路線
目前業界與研究機構提出的 3D DRAM 方案，大致可以歸納成四條路線。它們的差異主要在「哪個元件先立起來」以及「堆疊發生在製程的哪個階段」。
路線
核心概念
優勢
主要挑戰
垂直通道電晶體（VCT）+ 4F²
把存取電晶體立起來，閘極環繞通道，單元面積縮到 4F²，再往上堆層
與現有 DRAM 架構相容性較高，是必經的中繼站
垂直通道的變異控制、字線與位線的連接、製程複雜度高
垂直 1T1C 堆疊
把電晶體與電容上下疊放，形成真正的立體單元，再複製多層
密度提升最直接
每層都要完整製程，熱預算與良率壓力最大
IGZO 等氧化物半導體
用低溫製程的氧化物半導體做存取電晶體，可疊在金屬層之上，甚至做出無電容的 2T0C 單元
漏電極低、可低溫後段整合、適合多層堆疊
驅動電流偏小、可靠性與量產穩定性仍待驗證
晶圓對晶圓鍵合（WOW 等）
把多片已完成前段製程的 DRAM 晶圓直接鍵合堆疊
技術門檻相對低、可較早導入
本質仍是「多顆平面 DRAM」，長期成本與密度提升有限
前三條是真正的「單體式 3D DRAM」，第四條則比較像是過渡方案。多數分析認為，產業會先經過 4F² 與 WOW 這兩個階段，再逐步走向單體式堆疊。
三、真正的難題：不是「疊得上去」，而是「疊得能用」
把記憶胞疊起來，在實驗室裡已經有人做到；但要能量產、良率可接受、成本合理，才是真正的門檻。以下幾個問題，是 3D DRAM 目前最關鍵的障礙。
1. 熱預算：不能在屋頂上蓋房子，還把房子燒了
半導體製程有所謂的「熱預算」（Thermal Budget）。前段製程（FEOL）在矽晶圓上做電晶體時，可以忍受超過一千度的高溫退火；但到了後段製程（BEOL），金屬導線已經鋪好，溫度一旦超過大約 400 到 450 度，銅線就會劣化、擴散，整個電路就毀了。
3D DRAM 的麻煩在於：如果你要在已經完成的金屬層「上面」再蓋一層記憶胞，那麼這一層的所有製程——沉積、蝕刻、退火、結晶——都必須壓在 400 度以下。偏偏 DRAM 電容需要的高介電常數材料（例如氧化鋯、氧化鉿、氧化鈦、鈦酸鍶等），往往要經過高溫才能結晶成具有高介電常數的相。低溫沉積出來的薄膜，介電常數不夠，電容值就達不到規格。
這是一個典型的兩難：要嘛降低溫度、犧牲材料品質；要嘛提高溫度、冒著破壞下層電路的風險。解法之一是改用在低溫下就能有不錯特性的材料與製程，例如以原子層沉積（ALD）搭配後處理來改善結晶性；解法之二是改變堆疊順序，先做高溫層、再做低溫層。但不論哪一種，都會牽動整體的製程設計與成本。
2. 電容材料與高深寬比製程
前面提過，DRAM 電容的深寬比已經是數十比一。到了 3D 堆疊的架構，這個問題只會更嚴重：孔更深、更窄，而且還要在多層結構中保持一致。
高深寬比蝕刻本身就是一門極難的工藝：電漿要在極窄的孔裡維持方向性，蝕刻到深處時離子與自由基的傳輸會受到限制，容易造成孔底變細、孔壁粗糙、甚至傾倒。蝕刻完成後，還要均勻地在內壁鍍上多層薄膜——介電層、電極層——每一層都必須厚度均勻、沒有空洞。任何一個缺陷，都可能讓整個單元的電容值偏低或漏電過高。
此外，單元之間距離拉近之後，相鄰電容的電場耦合會造成干擾，這在 3D 堆疊中尤其難處理，因為垂直方向的鄰居也開始互相影響。電容的形狀、屏蔽結構、介電材料的選擇，都必須重新設計。
3. 良率、修復與測試
3D NAND 的經驗告訴我們：層數愈多，良率愈難顧。每一層都有缺陷機率，堆起來之後整體良率會快速下滑。DRAM 的難度又更高，因為它的單元更複雜。
更棘手的是「測試與修復」。傳統 DRAM 可以透過內建的冗餘單元（Redundancy）與熔絲（Fuse）來替換壞掉的列或行；但在 3D 堆疊的結構裡，要怎麼接觸到深處某一層的某個單元？要怎麼把修復資訊寫進去？這些都需要全新的設計。如果某一層壞掉的比例太高，整顆晶粒可能就得報廢，成本會非常難看。
這也是為什麼業界在討論 3D DRAM 時，經常把「可測試性」與「可修復性」列為與密度同等重要的指標。沒有好的良率管理，再高的密度也換不到便宜的成本。
4. 速度、延遲與功耗
DRAM 的價值不只在容量，還在速度。3D 堆疊之後，訊號要走的路徑變長、垂直互連的寄生電容變大，存取延遲可能會上升。對伺服器與 AI 加速器來說，延遲增加幾奈秒可能還可以接受；但對某些即時性要求高的應用，這就會是問題。
另外，垂直堆疊也意味著更多層的驅動電路與更多條字線、位線，整體的功耗管理會變得更複雜。廠商必須在密度、速度、功耗三者之間找到新的平衡點，這也是為什麼 3D DRAM 不會一夕取代平面 DRAM，而是會逐步導入、分階段演進。
四、產業動態與時間表
3D DRAM 不是單一廠商的專案，而是整個記憶體產業的共同方向。目前幾家主要廠商的路線略有不同，但大方向是一致的。
1. 三星：4F² 之後走向 3D
三星是最早公開談論 3D DRAM 概念的廠商之一。它的路線圖大致是：先在現有 1a／1b／1c 世代持續改良，接著導入 4F² 單元架構（搭配垂直通道電晶體），再把多層堆疊納入規劃。三星也在其他領域展示了立體堆疊的能力，例如把 DRAM 與邏輯晶片疊在一起的方案，以及晶圓對晶圓鍵合技術。這些經驗都會成為 3D DRAM 的基礎。
值得注意的是，三星把 3D DRAM 定位為「後 4F² 時代」的技術，也就是說，4F² 會先成為主流，3D 堆疊才會接手。這個順序很合理：4F² 本身就是立體化的第一步，先把垂直通道電晶體做好，才有辦法進一步把整層記憶胞疊起來。
2. SK 海力士、美光與設備材料廠
SK 海力士在 4F² 與新一代 DRAM 架構上投入很深，也公開提過以氧化物半導體（如 IGZO）為基礎的堆疊方案。它的思路是利用 IGZO 的低漏電特性，做出更省電、更容易堆疊的單元，甚至挑戰不需要電容的 2T0C 架構。美光則在 4F² 與先進封裝上持續布局，同時與研究機構合作探索 3D 堆疊的可行性。
設備與材料廠商同樣是關鍵。高深寬比蝕刻、原子層沉積、低溫製程、晶圓鍵合、檢測與量測，每一個環節都需要新的機台與材料。某種程度上，3D DRAM 能不能量產，取決於這些供應商能不能把對應的製程能力準備好。這也是為什麼每次記憶體廠釋出 3D DRAM 的消息，設備類股都會跟著有反應。
3. 大概什麼時候看得到
綜合各家公開資訊與業界推測，時間表大致如下：
當然，這只是目前的推估。半導體技術的時間表經常延後，也可能因為某個突破而提前。重點是：3D DRAM 已經從「學術題目」變成「工程題目」，方向確立了，剩下的是時間與良率的問題。
五、對一般使用者的意義
講了這麼多製程與架構，最後回到現實：這件事跟買手機、組電腦的人有什麼關係？
1. AI 時代的記憶體需求
大型語言模型與各種 AI 應用的特性是：參數多、資料吞吐量大、對記憶體頻寬與容量極度飢渴。一顆 AI 加速器再強，如果記憶體跟不上，算力就會閒置，這就是所謂的「記憶體牆」（Memory Wall）。HBM 解決了頻寬問題，但容量與成本仍然受限；3D DRAM 則有機會在同樣面積下提供更大容量，進一步壓低每 GB 成本，讓 AI 系統的記憶體配置更有彈性。
對資料中心來說，這代表未來可以用更少的機櫃空間提供更大的記憶體池；對邊緣裝置來說，則代表手機或筆電有機會在不大幅增加功耗的前提下，塞進更多記憶體。
2. 手機、筆電、伺服器會怎麼變
短期內（也就是接下來三到五年），一般人買到的裝置仍然會使用平面 DRAM，頂多是 4F² 架構帶來的密度提升。這段期間，記憶體價格主要還是受供需循環、HBM 產能排擠等因素影響，3D DRAM 還不會是主要變數。
中期來看，如果 3D DRAM 順利量產，最直接的感受會是「同樣價格買到更大容量」，以及「同樣容量但更省電」。對筆電來說，這可能意味著更長的續航；對手機來說，可能是更多記憶體給相機與 AI 功能使用；對伺服器來說，則是每瓦效能提升。
3. 現在該怎麼看這件事
我的建議是：把 3D DRAM 當成一個「三到五年後的趨勢」，而不是「現在就要等的東西」。如果你現在有換機或升級需求，不需要因為聽到 3D DRAM 就延後購買；但如果你是在評估長期投資、關注科技產業，或者是內容創作者想找題材，那麼 3D DRAM 絕對是未來幾年值得持續追蹤的主題。
觀察重點可以放在三件事：第一，4F² 架構什么时候真正量產、良率如何；第二，各家廠商在低溫製程與氧化物半導體上的進展；第三，設備與材料供應商是否推出對應的量產機台。這三個訊號，會比任何單一發表會都更能說明 3D DRAM 離我們還有多遠。
結語：往上長，是記憶體的下一條曲線
DRAM 的歷史，基本上就是一部「不斷縮小」的歷史。但當縮小的邊際效益愈來愈低、成本愈來愈高，往垂直方向發展就成了必然的選擇。3D DRAM 不是一個單純的技術噱頭，而是整個產業為了延續「每 bit 成本下降」這條曲線，所必須走的一步。
這條路不會平坦。熱預算、電容材料、高深寬比製程、良率與測試，每一個都是硬骨頭。但回顧 3D NAND 的發展，當初也被認為是不可能量產的技術，如今卻已經成為主流。記憶體產業的歷史告訴我們：只要需求夠強、投入夠久，工程問題終究會被解決。
所以，下次當你看到「3D DRAM」這個詞，不妨把它理解成一句話：記憶體也要往上長了。而這一次，長高的不只是晶片，還有整個產業對未來的想像。