Chiplet：為什麼 AMD 把晶片拆開反而更快
良率數學：為什麼小晶片更便宜
晶圓良率的數學，是理解 Chiplet 經濟效益的關鍵。半導體製程有所謂的「缺陷密度（defect density）」，也就是每平方公分晶圓上平均會出現多少個致命缺陷。假設缺陷密度固定，晶片面積越大，被缺陷擊中的機率就越高，良率下降的速度會遠超線性。
舉個簡化的例子：假設缺陷密度是每平方公分 0.1 個，一顆 600 平方毫米的大晶片，良率可能只有 40% 左右；但一顆 75 平方毫米的小晶片，良率可以接近 90%。也就是說，同樣一片晶圓，做大晶片可能只能切出十幾顆可用的，做小晶片卻能切出上百顆可用的。即使小晶片需要額外的封裝成本與測試成本，整體算下來仍然划算，尤其當先進製程的晶圓單價動輒十幾萬美元的時候。
更聰明的是，AMD 把「不需要先進製程」的 I/O 電路放到較成熟的製程上。以 Zen 2 為例，CCD 用台積電 7nm，IOD 用格芯（GlobalFoundries）12nm。這樣一來，昂貴的 7nm 產能只用在真正需要效能的 CPU 核心上，周邊電路用便宜製程就好。這種「製程混搭」是單晶片架構做不到的，因為單晶片只能選一種製程，等於被迫讓所有電路一起承擔先進製程的高成本。
從 Zen 2 開始的架構革命
2019 年，AMD 推出 Zen 2 架構與 Ryzen 3000 系列，這是 Chiplet 第一次在消費級市場大規模落地。當時的設計是「一個 IOD 加一到兩個 CCD」，CCD 負責運算，IOD 負責對外溝通。這個設計讓 AMD 在主流桌機市場首次提供 12 核、16 核的選項，而對手當時還停留在 8 核、10 核。
到了 Zen 3，AMD 把 CCD 內的 8 個核心與 32MB L3 快取整合成一個「統一存取」的結構，解決了 Zen 2 時期跨 CCD 延遲較高的問題。Zen 4 則進一步把製程推進到 5nm，並導入 3D V-Cache 技術，在部分型號上把 L3 快取從 32MB 堆疊到 96MB。Zen 5 延續同樣的哲學，並在 IOD 與 CCD 的互連頻寬上持續強化。這一路走來，Chiplet 不是一次性的實驗，而是 AMD 整個產品線的骨幹架構。
產品線的彈性與成本控制
Chiplet 還帶來一個容易被忽略的好處：產品分級的彈性。在單晶片時代，一顆 8 核晶片如果其中兩個核心有缺陷，就只能降級成 6 核賣，或者整顆報廢。但在 Chiplet 時代，AMD 可以把有缺陷的 CCD 屏蔽掉部分核心，組合成不同型號；甚至可以把不同數量的 CCD 組合成不同定位的產品。這讓 AMD 能更有效地利用每一片晶圓，降低報廢率，也讓產品線的規劃更有彈性。
對消費者來說，這代表同樣的架構可以出現在不同價位帶：入門的 Ryzen 5 可能只有一個 CCD，高階的 Ryzen 9 有兩個 CCD，伺服器的 EPYC 則有八個以上。AMD 不需要為每個價位帶重新設計一顆單晶片，只需要調整 CCD 與 IOD 的組合方式。這種「一魚多吃」的策略，是 Chiplet 在商業上最迷人的地方。
三、拆開晶片反而更快的關鍵原因
讀到這裡，你可能會問：拆開之後，訊號不是要跑更遠嗎？跨晶片的延遲不是更高嗎？為什麼反而更快？這個問題問得很好，也是 Chiplet 最常被誤解的地方。答案要分幾個層次來看：有些「快」是帳面上的規格，有些「快」是實際應用的體驗，還有一些「快」是來自整體系統設計的優化。
延遲沒有變差？跨 CCD 通訊的真實代價
首先必須誠實地說：Chiplet 確實會帶來額外的互連延遲。在單晶片架構下，核心與核心、核心與記憶體之間的溝通都在同一片矽上進行，延遲可以壓到非常低。但在 Chiplet 架構下，跨 CCD 的溝通必須經過 Infinity Fabric，走封裝基板上的線路，延遲會比單晶片內部高一些。這是 Chiplet 的原罪，也是 AMD 在 Zen 2 時期被批評的地方。
但 AMD 的應對方式很聰明：它把「需要低延遲」的東西放在同一個 CCD 裡，把「可以容忍較高延遲」的東西放到 IOD。舉例來說，同一顆 CCD 內的 8 個核心共享 32MB L3 快取，核心之間的溝通延遲極低；而記憶體控制器放在 IOD，所有 CCD 透過 Infinity Fabric 存取記憶體。對於大多數工作負載來說，記憶體存取的延遲本來就比 L3 快取高一個數量級，多走一段 Infinity Fabric 的影響相對有限。
更重要的是，AMD 在 Zen 3 之後把每個 CCD 的核心數與 L3 快取綁定得更緊密，讓作業系統的排程器盡量把相關的執行緒放在同一個 CCD 上。Windows 與 Linux 的排程器都針對這種拓撲做了優化，減少了跨 CCD 溝通的頻率。換句話說，硬體架構的改變，搭配軟體排程的調整，讓「拆開」的延遲代價被壓到可接受的範圍。
記憶體階層與 3D V-Cache：把快取疊上去
如果說 Chiplet 是「水平拆開」，那 3D V-Cache 就是「垂直疊上去」。2022 年，AMD 推出搭載 3D V-Cache 的 Ryzen 7 5800X3D，在原本的 CCD 上再疊一層 64MB 的 SRAM 快取，讓總 L3 快取達到 96MB。這顆處理器在遊戲效能上直接超越了許多規格更高的對手，因為遊戲對快取容量極度敏感，快取命中率越高，處理器就越不需要去存取較慢的主記憶體。
3D V-Cache 之所以可行，正是因為 Chiplet 架構把 CCD 獨立出來。如果還是單晶片，要在不影響其他電路的情況下額外堆疊快取，難度會高很多；但因為 CCD 是獨立的小晶片，AMD 可以在上面直接做 TSV（矽穿孔）垂直互連，把快取晶片疊上去，再把整個組合封裝起來。這種「垂直擴充」的能力，是 Chiplet 架構帶來的全新可能性。
對遊戲玩家來說，這代表「拆開」之後反而能「疊上去」，用更少的核心數、更低的時脈，換取更高的快取命中率與更穩定的幀數。這也是為什麼 5800X3D、7800X3D 這類產品能在遊戲市場造成轟動：它們不是靠蠻力取勝，而是靠架構取勝。
製程混搭：把對的電晶體放在對的地方
還有一個常被忽略的「快」，是來自於「把對的電晶體放在對的地方」。在單晶片架構下，所有電路都必須用同一種製程，這意味著你必須在「效能」與「成本」之間做取捨。但在 Chiplet 架構下，AMD 可以讓 CPU 核心用最先進的 5nm 或 4nm 製程，追求最高的時脈與能效；讓 I/O 電路用成熟的 12nm 或 6nm 製程，追求穩定與低成本。
這種混搭聽起來只是省錢，但其實也影響效能。先進製程的電晶體漏電流較高，對於不需要高速切換的 I/O 電路來說，用成熟製程反而更省電、更穩定。而 CPU 核心用先進製程，則可以在同樣的功耗預算下跑更高的時脈。當你把「該快的變快、該省的變省」，整體的功耗效能比就會提升，而功耗效能比提升，最終會反映在實際的運算速度上，因為處理器可以在更高的功耗牆內維持更久的 boost 時脈。
封裝技術：Chiplet 的隱形戰場
Chiplet 能不能「更快」，很大程度上取決於封裝技術。小晶片之間的互連密度、訊號完整性、電源供應、散熱路徑，全都靠封裝來解決。AMD 目前主要使用台積電的 CoWoS（Chip-on-Wafer-on-Substrate）與 InFO 等先進封裝技術，把 CCD 與 IOD 放在中介層（Interposer）上，透過微凸塊（Micro-bump）互連。中介層上的線路密度遠高於傳統封裝基板，可以容納數千條訊號線，讓小晶片之間的頻寬夠大、延遲夠低。
這也解釋了為什麼 Chiplet 不是「随便拆一拆」就能做。如果封裝技術不到位，小晶片之間的互連會成為瓶頸，頻寬不夠、延遲太高，反而拖累整體效能。AMD 能和台積電合作把 CoWoS 產能包下來，本身就是一種競爭門檻。對手不是不知道 Chiplet 的好處，而是要先解決封裝產能與良率的問題。
四、Chiplet 的挑戰與代價
講了這麼多好處，也該談談代價。Chiplet 不是萬靈丹，它把問題從「晶片設計」轉移到「封裝與系統整合」，而這些問題同樣棘手。
功耗與熱管理的複雜度
首先，小晶片之間的互連會消耗額外的功耗。Infinity Fabric 雖然效率很高，但把資料從一個 CCD 搬到另一個 CCD，終究比在同一片矽上移動要耗電。對於筆記型電腦這種功耗敏感的裝置來說，Chiplet 的優勢就沒有桌機與伺服器那麼明顯，因為額外的互連功耗會吃掉省下來的製程紅利。這也是為什麼 AMD 在筆電市場的佈局相對保守，部分產品仍採用單晶片或較小規模的 Chiplet 設計。
其次是散熱。多顆小晶片封裝在一起，熱源分布會變得不均勻，某些區域（例如 CPU 核心密集的 CCD）溫度會特別高，而 IOD 相對涼爽。這會造成「熱點」問題，讓處理器的 boost 行為更難預測，也讓散熱器的設計更複雜。3D V-Cache 的型號尤其明顯，因為快取晶片疊在核心上方，熱量更難排出，所以 AMD 必須限制這些型號的時脈與電壓，以換取穩定性。
軟體與排程器的配合
Chiplet 的另一個挑戰，是軟體必須「知道」硬體的拓撲。在單晶片架構下，所有核心對記憶體的存取延遲大致相同（NUMA 效應較小）；但在 Chiplet 架構下，不同 CCD 的核心存取記憶體的延遲可能不一樣，跨 CCD 的溝通也有額外成本。如果作業系統的排程器把相關的執行緒分散到不同 CCD，效能就會受影響。
AMD 與微軟、Linux 核心社群花了不少力氣在排程器優化上，例如在 Windows 上導入「Preferred Core」機制，讓排程器優先使用體質較好的核心；在伺服器端則透過 NUMA 設定與 BIOS 選項，讓使用者可以控制記憶體的交錯模式。這些軟體層面的調整，是 Chiplet 能否發揮實力的關鍵，也是為什麼同樣的硬體在不同作業系統、不同驅動版本上，效能可能出現差異。
測試與良率的另一面
Chiplet 雖然提高了晶圓良率，但也增加了「封裝良率」的風險。多顆小晶片封裝在一起，只要其中一顆有問題，整個封裝就報廢。這稱為「Known Good Die（KGD）」問題：你必須在封裝前先確認每一顆小晶片都是好的，否則封裝後才發現問題，損失更大。這需要更嚴格的測試流程與更好的測試覆蓋率，無形中也增加了成本。
此外，Chiplet 的設計複雜度也提高了。晶片之間的互連協議、電源管理、時脈同步、除錯機制，全都比單晶片複雜。AMD 能夠把這些問題處理好，靠的是多年累積的 Infinity Fabric 技術與封裝經驗，這不是短時間內能複製的能力。
五、Chiplet 生態與未來展望
Chiplet 已經不是 AMD 的專利。Intel 在近年推出 Meteor Lake、Arrow Lake 等產品，採用類似的「拆晶片」策略，並將其稱為「Tile」架構；蘋果的 M 系列處理器把 CPU、GPU、記憶體封裝在一起，某種程度上也是 Chiplet 思維的延伸；伺服器領域的 NVIDIA Grace、Google TPU、Amazon Graviton，也都在不同層次上採用小晶片或晶片模組化的設計。
產業層面，UCIe（Universal Chiplet Interconnect Express）聯盟的成立，代表業界希望建立統一的小晶片互連標準。如果未來不同廠商的小晶片可以透過標準介面互通，那麼晶片設計就會像今天的 PCB 產業一樣，走向「模組化、專業分工」：有人專門做 CPU 核心，有人專門做 AI 加速器，有人專門做 I/O，最後再封裝在一起。這對整個半導體產業的創新速度，會有革命性的影響。
對 AMD 來說，Chiplet 已經從「省錢的手段」變成「架構的核心競爭力」。從 Zen 2 到 Zen 5，AMD 持續在 CCD 與 IOD 的設計、Infinity Fabric 的頻寬、3D V-Cache 的堆疊方式上迭代。未來我們可以預期看到更多「水平拆開、垂直疊加」的組合，例如把 AI 加速單元獨立成一個小晶片、把記憶體控制器進一步拆分、或是把光通訊模組整合進封裝裡。
當然，Chiplet 也不是沒有極限。當小晶片的數量越多、互連越複雜，封裝的成本與難度就會上升，邊際效益會遞減。未來的競爭，不會只是「誰拆得更多」，而是「誰能把拆開之後的整合做得更好」：誰的互連頻寬更高、延遲更低、功耗更省、封裝良率更穩，誰就能在同樣的製程節點上榨出更多效能。
六、結語：拆開，是為了更好地整合
回到最初的問題：為什麼 AMD 把晶片拆開反而更快？答案其實不是「拆開」本身很快，而是「拆開」讓 AMD 能夠用更聰明的資源配置，換取更高的整體效率。它讓先進製程只用在该用的地方，讓良率數學站在自己這邊，讓產品線更有彈性，讓 3D 快取可以疊上去，也讓封裝技術成為新的創新戰場。
這就像樂高積木：單一大塊積木很堅固，但只能有一種形狀；拆成小塊之後，雖然接縫處會有一些損耗，但你可以用同樣的積木組合出飛機、城堡、機器人。AMD 的 Chiplet 策略，本質上就是把處理器從「一塊石頭」變成「一組積木」，並且用先進封裝把積木黏得夠緊，讓它對外仍然是一顆完整的處理器。
對一般使用者來說，你不需要知道 Infinity Fabric 的頻寬是多少，也不需要理解 CoWoS 的製程細節。你只需要知道：當你看到一顆 16 核的 Ryzen 處理器，它裡面可能是兩顆 8 核的 CCD 加上一顆 IOD；當你看到 7800X3D 在遊戲裡跑得比 7900X 還快，那是因為 3D V-Cache 把快取疊上去了。這些「拆開」的設計，最終都會反映在你的使用體驗上。
而對產業來說，Chiplet 代表的是一種思維的轉變：從「把一切塞進一顆晶片」，轉向「把對的東西放在對的位置，再用先進封裝把它們整合起來」。當摩爾定律越來越難走，這種「系統級整合」的思維，很可能就是未來十年半導體效能成長的主要來源。AMD 只是比較早開始走這條路，而且走得比較徹底而已。
所以，下次當你看到「Chiplet」這個詞，不妨把它想成「晶片界的模組化革命」。它不是把東西拆散，而是用更聰明的方式重新組合。拆開，是為了更好地整合；而更好的整合，才是真正讓它變快的原因。
七、常見問題（FAQ）
Chiplet 和傳統單晶片，一般使用者該怎麼選？
對大多數使用者來說，不需要特別「選」。你買到的是一顆完整的處理器，Chiplet 只是它內部的實作方式。真正該看的是你的使用情境：如果你主要玩遊戲，可以優先考慮搭載 3D V-Cache 的型號；如果你需要多核心效能來做影片剪輯、程式編譯、虛擬機，那麼核心數較多的 Chiplet 型號會更有優勢。與其糾結架構，不如看評測數據與實際需求。
Chiplet 會不會讓處理器更容易壞？
不會。Chiplet 的封裝雖然比單晶片複雜，但商用產品在出廠前都經過嚴格的測試與驗證。AMD 的伺服器處理器在資料中心大規模運作多年，可靠度已經有一定背書。真正需要注意的是散熱與電源供應，因為多晶片封裝的熱點分布較不均勻，選擇合適的散熱器與機殼風流，比擔心架構本身更重要。
為什麼不是所有處理器都改成 Chiplet？
因為 Chiplet 有額外的互連功耗與封裝成本，對於功耗極度敏感、或核心數較少的產品（例如入門筆電、嵌入式裝置），單晶片可能還是更划算。此外，Chiplet 需要先進封裝產能與複雜的設計能力，不是每家廠商都能輕易做到。所以我們看到的是「高階、多核心、高效能」產品先採用 Chiplet，入門產品則視情況保留單晶片設計。
總結來說，Chiplet 不是萬靈丹，而是一種「在對的場景下非常有效」的架構選擇。AMD 證明了這條路可行，也逼得整個產業跟進。對消費者而言，這代表未來我們可以用更合理的價格，買到更多核心、更大快取、更高效率的處理器。這大概就是「拆開反而更快」最實際的意義了。