DRAM 的 1T1C：為什麼一個電容加一個電晶體就能存一位元
也因為電荷量少，DRAM 的電容必須做得非常精巧。早期 DRAM 使用平面電容，但隨著製程微縮，單元面積越來越小，平面電容的表面積不足，於是工程師發展出深溝槽電容、堆疊電容，甚至後來的 3D 電容結構，目的都是在不增加太多面積的情況下，盡量提高電容值、降低漏電，並維持可靠的感測裕度。
電晶體：把電容接上外界的那道閘門
如果只有電容，沒有電晶體，會發生什麼事？最直接的問題是：這個電容會一直和位元線相連，無法被單獨選取。如此一來，我們要讀寫某一個位元時，就沒辦法只影響那一個單元，整個陣列會互相干擾。電晶體的角色，就是在電容與位元線之間扮演可控開關。當字元線電壓上升，電晶體導通，電容才與位元線連接；當字元線電壓下降，電晶體關閉，電容就被隔離，進入「保存」狀態。
這個電晶體通常被稱為存取電晶體（Access Transistor）或選擇電晶體（Select Transistor）。它不需要像處理器裡的邏輯電晶體那樣高速切換，但它必須具備極低的關閉漏電，否則電容裡的電荷會很快流失。它也必須在導通時提供足夠的導通電流，讓寫入與讀取能夠在很短的時間內完成。換句話說，這個電晶體不是用來「記住」位元的，而是用來「決定什麼時候可以碰觸電容」。
為什麼不是「一個電容就夠」？
很多人第一次聽到 DRAM 用電容存資料，會直覺想：那就放一個電容不就好了？為什麼還要多一個電晶體？答案在於「定址」與「隔離」。記憶體不是只有一個位元，而是有數十億個位元排成陣列。沒有電晶體，就沒有辦法用字元線選擇特定單元；沒有電晶體，電容會一直被位元線的電壓牽動，讀寫時也無法把電荷保留在單元內。電晶體讓每一個電容只在被選中的短暫時刻與外界交換電荷，其餘時間則被封閉起來。
所以，1T1C 的「1T」不是多餘的零件，而是讓一個類比電荷儲存元件變成可定址數位記憶體的必要條件。電容提供儲存能力，電晶體提供選擇能力；兩者合起來，才構成一個真正可以放進記憶體陣列、被處理器讀寫的位元單元。
三、寫入一位元：把電荷放進或倒出電容
理解角色分工後，我們就可以看實際操作。DRAM 的寫入，本質上就是控制位元線的電壓，並打開對應的存取電晶體，讓電容充電或放電。聽起來很簡單，但實際上有許多時序與電壓準位的細節，因為 DRAM 單元的電容很小，而位元線本身有相當大的寄生電容。
寫入 1 與寫入 0 的流程
假設我們要把某個單元寫成邏輯 1。記憶體控制器會先選定列位址與行位址，解碼後拉高對應的字元線，使該列的存取電晶體導通。接著，位元線被驅動到代表邏輯 1 的電壓，例如高電壓 VDD；電荷便透過導通的電晶體流入單元電容，直到電容電壓接近位元線電壓。完成後，字元線降回低電壓，電晶體關閉，電容被隔離，電荷就被保留下來。
如果要寫入邏輯 0，流程類似，只是位元線被驅動到低電壓，例如接地或接近 0V。此時電容中原本的電荷會透過電晶體放電到位元線，使單元電壓下降。當字元線關閉後，電容維持在低電荷狀態。對 DRAM 來說，寫入 0 和寫入 1 都是「把位元線的強訊號灌進一個很小的電容」，因此寫入驅動電路必須足夠強，才能在規定時間內完成充放電。
為什麼寫入需要「夠強」的驅動與精準時序？
DRAM 單元電容很小，位元線電容卻相對大很多。當電晶體導通時，位元線与單元電容之間會發生電荷分享，但寫入時我們希望位元線的電壓能夠主導單元狀態，因此位元線驅動器必須提供足夠的電流。此外，字元線開啟時間不能太短，否則電容來不及充放電；但也不能太長，否則會影響整體存取速度與功耗。這些時序參數通常由 DRAM 規格書定義，並由記憶體控制器依照頻率、電壓與溫度進行調整。
還有一個常見誤解：DRAM 寫入是不是只要「打開電晶體」就好？其實不是。電晶體只是開門，真正決定寫入 0 或 1 的是位元線上的電壓。也就是說，1T1C 單元的寫入是一種「強制覆寫」：外圍電路把位元線拉到目標電壓，再讓電容與位元線短暫相連，藉此把新的電荷狀態寫進單元。
四、讀取一位元：為什麼 DRAM 的讀取是「破壞性」的？
如果說寫入是「把電荷灌進去」，那麼讀取就更微妙了。DRAM 的讀取並不是用一個小電表直接量測電容電壓，因為單元電容太小，直接量測會非常困難，而且會嚴重干擾電荷。實務上，DRAM 採用的是一種間接方法：先讓位元線預充電到中間電壓，再打開存取電晶體，讓單元電容與位元線進行電荷分享，最后由感測放大器判斷位元線電壓是往上升還是往下降。
讀取其實是讓電容和位元線「分享電荷」
在讀取之前，位元線通常會被預充電到約 VDD/2 的中間電壓。這個預充電動作很重要，因為它讓位元線處於一個「中立」狀態，方便後續判斷微小變化。當字元線被拉高、存取電晶體導通後，單元電容就與位元線連接，電荷會在兩者之間重新分配。如果單元原本儲存的是 1，單元電壓高於位元線預充電壓，位元線電壓會微微上升；如果單元儲存的是 0，單元電壓低於位元線，位元線電壓會微微下降。
這個電壓變化非常小，因為單元電容遠小於位元線電容。可以把它想像成一個小水杯倒進一條大水溝：水位會改變，但改變幅度很小。DRAM 的設計難點之一，就是要在雜訊、製程變異與溫度變化的環境中，可靠地偵測到這個微小差異。
感測放大器：把微小差異放大成 0 與 1
負責把微小電壓差放大的是感測放大器（Sense Amplifier）。它通常位於位元線的一端，由交叉耦合的反相器結構組成。當感測放大器被啟動時，它會利用正回饋把位元線電壓快速推向兩端：如果位元線電壓略微偏高，就把它拉向高電壓；如果略微偏低，就把它拉向低電壓。經過這個過程，原本只有幾十毫伏甚至更小的差異，就會變成完整的邏輯位準。
感測放大器不只是「讀取」而已，它同時也把讀出的值重新寫回單元。這是因為在電荷分享的過程中，單元電容的電荷已經被位元線改變了。如果沒有寫回，原本的資料就會受損。因此，DRAM 的讀取天生就是一種「讀取加恢復」的過程：感測放大器放大位元線訊號，再把強訊號寫回被選中的單元。
為什麼讀完要立刻寫回？
這就帶到 DRAM 著名的「破壞性讀取」特性。當存取電晶體打開、單元電容與位元線連接時，單元中的電荷不再只存在於電容裡，而是被位元線分走了一部分。對原本儲存 1 的單元來說，電壓會下降；對原本儲存 0 的單元來說，電壓會上升。如果不把原本的狀態寫回去，讀取一次就可能讓資料變得不可靠。因此，每一次行激活（Row Activation）都會伴隨感測放大與寫回，這也是 DRAM 控制流程中非常核心的一環。
從這個角度來看，1T1C 的讀取並不是「 passive 地觀察電容」，而是「主動地讓電容與位元線交換電荷，再用感測放大器判斷並恢復」。這也解釋了為什麼 DRAM 的讀取速度會受到感測放大器、位元線長度與陣列架構影響。
五、刷新：電容會漏電，所以 DRAM 必須一直「重寫」
DRAM 之所以稱為「動態」記憶體，是因為它不能像 SRAM 那樣只要通電就穩定保持資料。電容中的電荷會因為各種漏電機制慢慢流失，因此必須定期刷新。刷新本質上就是「讀取一行，然後寫回一行」，只是這個讀取不是為了把資料送給處理器，而是為了維持資料正確。
漏電從哪裡來？
DRAM 單元的漏電來源很多。首先是存取電晶體關閉時的次臨界漏電與接面漏電；即使電晶體被關閉，仍然可能有一點點電流流過。其次是電容介電層的漏電；絕緣層不是完美絕緣體，電荷會慢慢穿隧或沿缺陷流失。再來是陣列中的干擾與缺陷造成的局部漏電。溫度越高，漏電通常越嚴重，因此 DRAM 的保持時間會隨溫度變化。
所謂保持時間（Retention Time），指的是單元在沒有刷新情況下仍能正確保存資料的時間。對現代 DRAM 來說，這個時間通常是毫秒等級，遠比人類感知短。也就是說，一顆 DRAM 在運作時，其實一直在背後進行大量的刷新工作，只是使用者不會察覺。
刷新如何運作？為什麼不是每個位元單獨刷新？
刷新通常以「行」為單位進行。記憶體控制器或 DRAM 內部的刷新控制電路會依序激活不同的列，讓該列所有單元同時被打開，再由感測放大器讀取並寫回。這種方式很有效率，因為一次刷新可以處理一整行的大量位元，而不需要逐一位元處理。刷新可以分散在正常存取之間進行，也可以集中在特定時段，但無論哪種方式，都會佔用記憶體陣列的部分時間與頻寬。
這也說明了一件事：DRAM 的 1T1C 單元雖然面積小，但它的「維護成本」比 SRAM 高。SRAM 用多個電晶體組成正回饋閂鎖，只要供電就能穩定保持資料；DRAM 則必須靠刷新電路不斷補救電容漏電。這是密度與便利性之間的典型取捨。
刷新與效能、功耗的拉扯
刷新會消耗功耗，也會佔用記憶體頻寬。尤其在高溫環境或先進製程下，保持時間可能縮短，需要更頻繁的刷新。對伺服器與行動裝置來說，這都是必須仔細管理的問題。行動裝置希望待機功耗越低越好，伺服器則希望記憶體頻寬盡量保留給運算工作。因此，現代 DRAM 與記憶體控制器會加入溫度補償刷新、自動刷新、自我刷新等機制，依照實際狀況調整刷新頻率。
從 1T1C 的角度來看，刷新不是外加的奇怪功能，而是這個結構的必然結果。電容負責儲存，但電容會漏電；電晶體負責隔離，但隔離不是完美封閉。刷新就是定期把電荷狀態重新補強的過程，讓 1T1C 陣列能夠長時間維持資料。
六、1T1C 為什麼能成為主流？優勢與取捨
理解了寫入、讀取與刷新之後，我們可以回答一個更大的問題：為什麼 DRAM 要用 1T1C，而不是用更複雜但更穩定的 SRAM 結構？答案主要是密度、成本與應用定位。電腦需要大容量主記憶體，而 1T1C 是目前在成本、速度與可靠度之間取得極佳平衡的方案。
面積效率：一位元只用一個電晶體加一個電容
1T1C 最大的優勢就是面積效率。每一位元只需要一個存取電晶體和一個電容，與 SRAM 常見的 6 個電晶體相比，1T1C 的單元面積小得多。這代表在相同晶片面積下，DRAM 可以塞進更多位元，單位容量成本更低。對需要數 GB 甚至數 TB 容量的主記憶體來說，這個差異非常關鍵。
此外，DRAM 的陣列結構適合高密度製造。電容可以採用堆疊或深溝槽結構，向上或向下延伸，盡量減少佔用平面面積。電晶體也可以透過埋入式字元線等技術進一步微縮。這些工程手段讓 1T1C 在製程節點推進時仍能維持競爭力。
與 SRAM、快閃記憶體的定位差異
SRAM 速度快、不需要刷新，但單元面積大、成本高，因此適合放在處理器內部當作快取記憶體。DRAM 速度比 SRAM 慢，需要刷新，讀取具破壞性，但密度高、成本低，適合當作主記憶體。NAND 快閃記憶體則是非揮發性，斷電後仍能保存資料，但寫入與抹除速度慢，適合當作長期儲存。三者各有定位，並不是誰完全取代誰。
比較項目
DRAM（1T1C）
SRAM（常見 6T）
NAND 快閃記憶體
儲存原理
電容電荷
正回饋閂鎖
浮動閘或電荷陷阱
是否需要刷新
需要
不需要
不需要（非揮發）
速度
中等
慢，尤其寫入與抹除
密度與成本
密度高、每 bit 成本低
密度低、成本高
密度非常高、成本低
典型用途
主記憶體
CPU 快取
SSD、隨身碟、長期儲存
從表格可以看出，1T1C 的設計不是因為它最完美，而是因為它在「大容量」這個目標上非常有效率。只要系統能接受刷新成本與較複雜的讀取流程，DRAM 就能用很低的單位成本提供大量記憶體，這正是現代電腦架構需要的。
七、從平面到 3D：1T1C 的工程挑戰與演進
1T1C 的原理看似簡單，但要把這個結構微縮到現代製程，難度非常高。電容變小後，儲存電荷量下降，漏電與雜訊的相對影響變大；電晶體變小後，關閉漏電與短通道效應也變得更難控制。DRAM 的演進，其實就是一場不斷對抗漏電與變異的工程競賽。
電容愈做愈小，為什麼還能存得住？
當單元面積縮小時，如果電容還是平面結構，表面積會不夠，電容值會下降。為了解決這個問題，工程師把電容做成 3D 結構，例如深溝槽或高聳的堆疊電容，讓同樣的平面面積可以容納更大的有效表面積。此外，也導入高介電常數材料，讓介電層在相同厚度下提供更高電容值。這些技術的目標只有一個：在極小的單元裡維持足夠的電荷儲存能力與感測裕度。
製程微縮下的漏電、干擾與良率
除了漏電，DRAM 還面臨單元間干擾、字元線與位元線耦合、製程變異與良率等問題。當單元靠得越來越近，一個單元的操作可能會對鄰近單元造成電性影響。著名的 Row Hammer 攻擊就是利用反覆激活某一列，讓鄰近列的電荷狀態受到干擾，進而導致位元翻轉。這類問題促使記憶體加入更複雜的刷新管理、ECC 錯誤更正與防護機制。
此外，每個單元的保持時間不完全一致，有些單元比較容易漏電，需要更頻繁的刷新。這讓 DRAM 的設計不能只看平均值，而必須考慮最差情況。這也是為什麼 DRAM 測試與分類如此重要，因為同樣容量的晶片，在不同溫度與電壓下的可靠度可能不同。
新興記憶體會不會取代 1T1C？
近年來有許多新興記憶體技術，例如 MRAM、ReRAM、PCRAM 等，試圖結合非揮發性、高速與高密度。但到目前為止，DRAM 的 1T1C 仍然在主記憶體市場占有主導地位，原因是它的製程成熟、成本效益高，而且整個運算生態系都圍繞著 DRAM 設計。3D DRAM、HBM 高頻寬記憶體等技術，也仍然建立在 DRAM 單元的基礎上，只是透過堆疊與封裝來提高頻寬與容量。
換句話說，1T1C 不一定是最終解答，但它是目前最成功的解答之一。只要電腦還需要大容量、可隨機存取、成本合理的工作記憶體，1T1C 就會繼續扮演關鍵角色。
八、用生活比喻總結：1T1C 就像一間有門的小倉庫
如果把 DRAM 陣列想像成一整排小倉庫，每一個 1T1C 單元就是一間倉庫。倉庫裡有一個小箱子，箱子裡可以放電荷，代表這個位元是 0 或 1；倉庫的門就是存取電晶體，門平常關著，避免裡面的東西被外界影響。字元線像是門禁控制線，決定哪一排倉庫的門要打開；位元線則像是搬運通道，負責把新的電荷送進去，或把舊的電荷讀出來。
讀取時，我們不是直接把箱子拿出來看，而是先把搬運通道調整到中間狀態，然後打開門，讓箱子和通道交換一點點內容。接著，感測放大器像一個非常靈敏的秤，判斷通道裡的電荷是變多還是變少，再把結果放大成明確的 0 或 1。因為交換過程中箱子裡的內容已經被改變，所以讀完後必須立刻把原本的狀態放回去，這就是破壞性讀取與寫回。
而刷新，就像管理員定期巡邏，把每個倉庫裡的箱子重新補滿或清空，避免電荷漏掉。這些動作全部發生在奈秒到毫秒的時間尺度裡，使用者雖然看不見，但每一次上網、開文件、玩遊戲，背後都有數十億個這樣的小倉庫在高速運作。
九、常見問題（FAQ）
1T1C 的 1T 和 1C 分別是什麼？
1T 代表一個電晶體（Transistor），負責開關與定址；1C 代表一個電容（Capacitor），負責儲存電荷。兩者合起來構成 DRAM 的最小儲存單元，可以保存一位元的資料。電晶體讓這個位元可以被單獨選取，電容則讓位元在沒有被存取時暫時保存。
為什麼 DRAM 不能像 SRAM 一樣不用刷新？
因為 DRAM 用電容儲存電荷，而電容會漏電。即使電晶體關閉，仍然有微小漏電流，電荷會隨時間流失。SRAM 則用多個電晶體組成正回饋電路，只要持續供電就能穩定保持狀態，因此不需要刷新。DRAM 的優勢是密度高、成本低，但代價就是需要刷新。
一個電容為什麼可以存一位元，卻不能直接當成永久記憶體？
電容可以儲存電荷，因此可以表示 0 或 1，但電荷會漏掉，而且一旦斷電就無法維持。永久記憶體需要非揮發性機制，例如浮動閘、磁化方向或電阻變化，才能在沒有電源時保存資料。DRAM 的電容只能提供暫時性的動態儲存，必須靠刷新維持。
為什麼 DRAM 讀取會破壞資料？
因為讀取時電晶體導通，單元電容會與位元線進行電荷分享，單元原本的電荷狀態會被改變。為了避免資料遺失，感測放大器在放大訊號後會把正確的值寫回單元。因此 DRAM 的讀取本質上是「讀取加恢復」的過程。
手機的 LPDDR 也是 1T1C 嗎？
是的，LPDDR 仍然是 DRAM，核心儲存單元同樣是 1T1C。LPDDR 的差異主要在於低功耗設計、介面電壓、時序與封裝方式，而不是改變最基本的儲存原理。無論是電腦的 DDR 還是手機的 LPDDR，背後都離不開電容加電晶體的結構。
1T1C 之後還會有 0T1C 或 2T1C 嗎？
技術上曾有不同的記憶體單元結構研究，例如某些設計會增加電晶體來改善漏電或隔離，但主流高密度 DRAM 仍然以 1T1C 為核心。要在成本、密度、速度與可靠度之間取得平衡並不容易，因此 1T1C 在可見的未來仍會是主記憶體的重要基礎。
十、結語：簡單結構背後的精密工程
回到最初的問題：為什麼一個電容加一個電晶體就能存一位元？答案是，電容提供了可儲存電荷的物理狀態，電晶體提供了可定址與隔離的開關能力。系統透過位元線電壓寫入資料，透過電荷分享與感測放大器讀取資料，再透過刷新對抗電容漏電。這四個環節彼此配合，才讓 1T1C 成為可靠的數位記憶體單元。
1T1C 的迷人之處，在於它把複雜的記憶體功能壓縮成非常精簡的結構。它不完美，需要刷新、讀取具破壞性、對漏電與雜訊非常敏感，但它在密度與成本上的優勢，讓它成為現代電腦主記憶體的最佳選擇之一。下一次當你看到 DDR5、LPDDR5 或 HBM 的規格時，不妨想想背後那數十億個微小的電容與電晶體：每一個都在悄悄保存一個位元，支撐著整個數位世界。
希望這篇「雅寶社區 · 頂客論壇」的 3C 科技教學，能讓你對 DRAM 的 1T1C 有更完整、更具體的理解。看似只是一個電容加一個電晶體，背後其實是材料、製程、電路設計與控制演算法的長期累積，也是現代半導體工程最精彩的縮影之一。