晶片安全：為什麼硬體木馬比軟體病毒更難防
二、為什麼硬體木馬比軟體病毒更難防？
要理解硬體木馬為何棘手，可以先反過來想：我們為什麼能相對有效地對抗軟體病毒？因為軟體世界具備幾個關鍵特性——可掃描、可隔離、可修補、可重裝。防毒軟體能讀取程式碼與行為特徵；作業系統能把可疑程式關進沙箱；開發者能發布更新；使用者能重灌系統。這些機制在硬體世界裡，幾乎全部失靈。以下我們從五個面向來拆解。
隱蔽性：藏在意想不到的層級
軟體病毒再怎麼狡猾，終究存在於檔案系統、記憶體或網路流量中，這些都是作業系統與資安工具可以觀察的介面。硬體木馬卻藏在更底層：它可能位於 CPU 的算術邏輯單元、記憶體控制器、電源管理晶片、網路卡晶片，甚至是一顆看似無害的 USB 集線器控制器裡。對作業系統而言，這些電路就是「硬體」，是理所當然存在的基礎設施，不會被當成可疑對象來檢查。
更麻煩的是，硬體木馬可以設計成「潛伏模式」。它可能只在收到特定加密指令序列時才啟動，平時完全不影響功能與效能，因此連效能監控工具都看不出異狀。有些木馬甚至會刻意避開出廠測試常用的測試向量，只在真實使用情境下才會被觸發。這種「平時完全正常、關鍵時刻才發作」的特性，讓它比大多數軟體惡意程式更難被行為分析捕捉。
偵測難：沒有「防毒軟體」可以掃描電晶體
軟體防毒的核心是特徵碼比對與行為監控，兩者都需要某種程度的「可讀性」。但硬體木馬不是文字或二進位指令，而是物理結構。要確認一顆晶片內部有沒有被動手腳，理論上得用電子顯微鏡逐層掃描、用聚焦離子束進行破壞性分析，或透過側通道量測（功耗、電磁輻射、 timing）來尋找異常。這些方法不僅昂貴、耗時，而且多半屬於破壞性檢測，只能抽樣，無法針對每一顆出貨的晶片執行。
此外，現代晶片的設計高度複雜，一個系統單晶片（SoC）可能整合了數十個來自不同廠商的 IP 核，包含處理器核心、GPU、記憶體控制器、各類周邊介面。每個 IP 都可能有自己的設計風格與驗證流程，要對整體進行完整的形式驗證（formal verification），在計算上幾乎不可行。換句話說，就算沒有惡意植入，光是確認「這顆晶片完全符合規格」就已經是巨大工程，更何況是要證明「它沒有多出任何不該有的東西」。
修補難：一顆晶片出廠就幾乎無法回頭
軟體有版本號，有更新機制，有回復上一版的能力。硬體卻不是這樣。一顆晶片一旦完成光罩、進入量產、封裝出貨，它的電路結構就固定了。你無法像更新應用程式那樣，遠端把一顆處理器裡的惡意邏輯閘「刪掉」。實務上能做的，往往只是透過微碼（microcode）或韌體更新來「繞過」或「停用」某個有問題的功能，但這有前提：問題必須被發現，而且該功能必須是可被軟體控制的。如果是純粹的硬體後門，或藏在類比電路、電源管理區塊裡的木馬，軟體層幾乎束手無策。
這也解釋了為什麼硬體漏洞的修補成本如此驚人。軟體漏洞可以靠一紙更新檔解決，硬體漏洞卻可能導致產品召回、停產、重新設計、重新驗證，甚至影響整個產品線的上市時程。對企業而言，這不只是技術問題，更是巨大的商業與商譽風險。
供應鏈長且不透明
一顆晶片從無到有，會經過設計、IP 授權、EDA 工具、晶圓代工、封裝、測試、模組組裝、系統整合等多個階段，每個階段都可能涉及不同國家與不同廠商。這種全球化的分工提升了效率，卻也拉長了信任鏈。設計團隊可能使用來自第三方的 IP 核；晶圓廠可能接受外部光罩；封裝廠可能處理來自多個客戶的晶粒；系統廠則可能採購多來源的零組件。
在這樣的結構下，任何一個環節只要出現惡意行為或安全漏洞，都可能讓硬體木馬有機可乘。而且供應鏈的資訊往往不對稱：終端使用者通常只知道品牌，不知道晶片是誰設計、誰製造、誰封裝。這種不透明性，使得事后追查與責任歸屬變得極為困難。
觸發條件可設計得極難出現
軟體惡意程式通常需要執行、需要連網、需要某種持久化機制，這些行為都會留下痕跡。硬體木馬則可以把觸發條件設計成極端罕見的事件組合，例如「特定序號的晶片、在特定溫度區間、連續執行某個指令一萬次之後」才啟動。由於出廠測試時間有限，測試向量不可能涵蓋所有狀態組合，這種木馬幾乎可以篤定通過所有常規測試。
更進一步，有些木馬的酬載並不是「立即造成破壞」，而是「緩慢洩漏資訊」或「偶爾產生微小誤差」。這類攻擊在統計上可能被誤認為雜訊或良率問題，很難被歸因於惡意行為。換句話說，硬體木馬的設計者可以利用「不確定性」與「時間」作為掩護，讓攻擊效果難以被即時察覺。
三、硬體木馬的攻擊手法與威脅模型
要防禦硬體木馬，必須先理解攻擊者可能怎麼做、想要達到什麼目的。硬體木馬的威脅模型可以從「攻擊者能力」與「攻擊目標」兩個角度來看。攻擊者可能是晶圓廠內的惡意員工、被滲透的第三方 IP 供應商、遭到供應鏈攻擊的 EDA 工具，甚至是能在封裝或物流階段接觸硬體的第三方。
常見觸發機制與酬載設計
在觸發機制方面，最常見的設計包括：以特定輸入序列觸發（例如某個只有攻擊者知道的指令組合）、以計數器觸發（執行超過 N 次後啟動）、以環境條件觸發（溫度、電壓、時脈頻率達到某個範圍）、以時間觸發（出貨後數個月才啟動），以及以外部訊號觸發（透過特定無線訊號或周邊介面啟動）。這些機制可以單獨使用，也可以組合使用，進一步降低被隨機測試發現的機率。
在酬載方面，資訊洩漏型木馬通常會建立某種隱蔽通道，例如把金鑰位元調變到功耗曲線、電磁輻射、風扇轉速，或包裝在正常的網路封包欄位中送出。功能破壞型木馬則可能篡改密碼驗證結果、跳過安全檢查、產生錯誤的加密輸出，或在特定條件下讓系統進入不可用狀態。還有一種「降級型」木馬，會讓晶片在長時間使用後逐漸失效，達到類似計畫性報廢的效果。
攻擊情境：從資料外洩到基礎設施癱瘓
對個人使用者而言，硬體木馬最直接的風險是裝置中的敏感資料外洩，例如手機裡的通訊錄、照片、金融資訊，或是筆電中的企業機密。對企業而言，風險則擴大到整個IT基礎設施：若伺服器、交換器或儲存設備的晶片被植入木馬，攻擊者可能取得長期潛伏的存取權限，繞過防火牆與端點偵測工具。
對關鍵基礎設施而言，威脅更為嚴重。電力、交通、醫療、金融等系統高度依賴嵌入式晶片與工業控制設備，一旦這些晶片存在硬體後門，攻擊者可能在關鍵時刻癱瘓系統，或在平時持續竊取營運資料。由於這類設備的生命週期往往長達十年以上，且更新不易，硬體木馬的潛伏時間可能遠超過一般軟體威脅。
四、實務防禦：從設計到部署的縱深防禦
面對硬體木馬，沒有任何單一技術可以做到百分之百防護。實務上必須採取「縱深防禦」策略，在晶片生命週期的每個階段都設置檢查點與降低風險的機制。以下從設計、製造、部署三個階段分別說明。
設計階段：可信任設計與形式驗證
在設計階段，最重要的原則是「可信任設計」（trusted design）。這包括：僅使用經過審查的第三方 IP、對 IP 核進行獨立驗證、限制設計團隊中誰有權限修改關鍵模組，以及對 RTL 程式碼進行靜態分析與異常偵測。學術界也發展出多種「邏輯鎖定」（logic locking）與「電路偽裝」（circuit camouflaging）技術，透過在設計中加入額外的控制邏輯或讓電路佈局難以被逆向工程，來提高攻擊者植入木馬的難度。
形式驗證（formal verification）則是另一個重要工具。它可以用數學方法證明某個設計在特定屬性上符合規格，例如「在任何輸入下，輸出都不會偏離預期」。雖然對整顆現代 SoC 進行完整形式驗證並不現實，但針對安全關鍵模組（如加密引擎、安全啟動區塊、金鑰儲存區）進行重點驗證，仍然能有效降低風險。此外，設計階段也應建立「可追溯性」，記錄每個模組的來源、修改歷程與審查紀錄，以便日後追查。
製造與封裝階段：供應鏈安全
製造階段的風險主要來自晶圓廠與封裝廠。實務上可以採取的作法包括：選擇聲譽良好且具備安全認證的代工廠、要求光罩與製程參數的存取控制、對關鍵晶片進行抽樣的物理檢測（如 X 光、光學顯微鏡、電子顯微鏡），以及建立供應鏈的稽核與追溯機制。部分高安全性應用會採用「分裂製造」（split manufacturing）策略，將晶片的不同層次交由不同廠商生產，讓單一廠商無法掌握完整設計。
封裝階段同樣不能忽視。由於封裝涉及晶粒黏著、打線、基板與外殼組裝，任何一個環節都可能被動手腳。對於高度敏感的應用，可以採用防篡改封裝、加入物理不可複製功能（PUF）作為晶片身分驗證，或是在封裝後進行完整的電性測試與側通道量測。
部署與維運階段：側通道偵測與行為監控
晶片出貨之後，防禦重點轉向「偵測」與「限制損害」。側通道分析是一种常見的偵測手段：透過量測晶片的功耗、電磁輻射、溫度或執行時間，比對正常行為模型，找出異常模式。這種方法不需要破壞晶片，但需要建立精確的基準模型，且容易受到環境雜訊干擾。
執行時監控（runtime monitoring）則是另一層防線。可以在系統中加入看門狗、硬體效能計數器、異常行為偵測器，持續監控晶片是否出現不合理的資源使用、通訊模式或時序偏差。對於安全關鍵系統，也可以採用冗余設計（redundancy）與交叉比對（cross-checking），讓兩顆獨立晶片互相驗證輸出，降低單一晶片被植入木馬的風險。
此外，安全啟動（secure boot）、遠端證明（remote attestation）與韌體簽章等機制，雖然主要針對軟體與韌體層，但也能提高攻擊者利用硬體木馬後的門檻。企業層面則應建立硬體資產清單、追蹤供應商安全公告、對關鍵設備進行定期檢測，並在採購合約中要求供應商提供安全保證與事件通報機制。
五、給一般使用者與企業的實務建議
對一般使用者來說，硬體木馬聽起來像是國家級攻擊，似乎離日常生活很遠。但實際上，供應鏈風險是全面性的，任何人都可能受到影響。以下是幾個務實的建議。
對企業而言，則建議將硬體安全納入整體資安治理框架。這包括：建立供應商風險評估流程、要求關鍵設備供應商提供安全認證與檢測報告、對採購的硬體進行抽樣驗證、在合約中明訂安全責任與通報義務，以及針對關鍵系統設計備援與隔離機制。對於金融、醫療、能源、交通等關鍵基礎設施產業，更應考慮導入硬體安全模組（HSM）、可信平台模組（TPM）與安全啟動鏈，並定期進行供應鏈安全稽核。
六、結語：晶片安全是系統性問題，而不是單一技術問題
硬體木馬之所以比軟體病毒更難防，根本原因在於它突破了我們習以為常的「可觀察、可修補、可重裝」假設。它藏在物理層，沒有通用掃描工具；它一旦出廠就難以更改，修補成本極高；它的觸發條件可以設計得極端罕見，讓傳統測試幾乎失效；而全球化的供應鏈，則讓攻擊面變得又長又廣。
但這並不意味著我們只能束手無策。從設計階段的可信任設計與形式驗證，到製造階段的供應鏈稽核與物理檢測，再到部署階段的側通道監控與行為分析，每一層防禦都能提高攻擊者的成本與被發現的機率。晶片安全本質上是一場「提高門檻」的競賽，而不是追求絕對安全的終點。
對 3C 科技愛好者與資訊从业人员來說，理解硬體木馬的威脅模型，有助於在日常採購、系統設計與風險管理上做出更明智的判斷。下次當你看到「某款設備搭載全新晶片」的新聞時，除了關注效能與功耗，也不妨多想一層：這顆晶片的設計、製造與封裝，經歷了哪些環節？它的信任鏈是否透明？這或許就是晶片安全意識的起點。
（本文由雅寶社區 · 頂客論壇 3C 科技教學分類整理，希望幫助讀者建立更完整的資訊安全觀念。若你對硬體安全、供應鏈風險或相關技術有更多想法，歡迎在論壇中繼續交流討論。）