製程節點的數字遊戲：為什麼 3nm 不是真的 3nm
很多人不知道，製程節點之所以曾經有某种一致性，是因為背後有一個國際組織在協調——國際半導體技術藍圖（ITRS）。ITRS 由全球主要半導體廠商、研究機構與政府共同參與，每兩年發布一次技術路線圖，明確定義各個節點應該達到的密度、性能與尺寸目標。在那個年代，「節點」是一份產業共同承認的契約。
然而隨著微縮難度與成本暴增，ITRS 在 2010 年代中期逐漸失去約束力，並在 2016 年前後正式功成身退，改由 IRDS 接手。但 IRDS 的影響力遠不如當年的 ITRS，各廠商開始各自詮釋節點定義。少了裁判，規則自然就變成自由心證。
於是我們看到一個奇特的現象：節點數字的「通貨膨脹」開始加速。同樣的電晶體密度，不同廠商會給出不同的數字；同一家廠商在節點改名之後，數字會突然跳躍一到兩代。數字的意義從「描述物理」轉變成「描述定位」，再從「描述定位」轉變成「描述行銷」。這就是我們今天所處的狀態。
二、3nm 到底指的是什麼？揭開節點數字的四種可能定義
既然 3nm 不是一個可以直接量測的長度，那麼它到底想表達什麼？如果我們拆開來看，業界在講「3nm」時，可能同時指涉以下四種不同的東西，而每一種的內涵都不一樣。
2-1 不是閘極長度：先破除最常見的誤解
最常見的誤解，是把節點數字當成閘極長度（gate length）。這是錯的，而且錯得相當離譜。
以現在的技術水準來看，一個號稱 3nm 的電晶體，閘極長度大約在 12 到 16 奈米之間，是先進位製程中「最關鍵但也最難縮小」的參數之一。為什麼難縮？因為閘極太短會導致短通道效應失控，漏電流吃掉的功耗可能超過縮小帶來的好處。工程師於是用各種方法「繞路」——把通道做成鰭片狀增加接觸面積、把鰭片堆疊成奈米片、改用高遷移率材料——來換取等效的控制力。
換句話說，節點數字 3nm 對應到的實體閘極長度，大約是它的四到五倍。如果硬要拿一個比喻：這就像汽車引擎的「排氣量」和「馬力」——兩者有相關性，但你不能說 2000cc 就等於 200 匹馬力。
2-2 不是金屬間距：密度指標的間接換算
另一個常見的猜測，是節點數字等於最小金屬間距（metal pitch）或接觸閘極間距（CGP）。這個猜測比閘極長度更接近一點，但仍然不成立。
以公開的逆向工程資料為例，台積電 N5 的接觸閘極間距大約在 50 奈米上下，到了 N3 世代僅縮小到 45 奈米左右，縮小幅度不到一成；而最小金屬間距在 N3 世代大約落在 22 到 25 奈米區間。也就是說，如果 N3 的「3」是指金屬間距，那實際數字是它的七到八倍；如果是指 CGP，則是十五倍以上。
這裡有一個很有畫面感的對照：一顆矽原子的直徑大約 0.2 奈米，所以 3 奈米大約等於 15 顆矽原子排在一起的寬度。而現實中，先進製程晶片上任何一個可辨識的結構，寬度都遠大於這個數字。「3nm」這個數字，比較像是「這個世代」的代號，而不是某條線的寬度。
2-3 邏輯密度：最接近「有意義」的指標
那麼，業界自己在比較節點時，最常用的是什麼？答案是邏輯密度，單位通常是「每平方毫米幾百萬顆電晶體」（MTr/mm²）。
這個指標的算法，是把一個標準邏輯單元（例如 NAND 或 NOR 閘）實際佔用的面積量出來，再換算成單位面積內可以塞進多少顆電晶體。密度愈高，代表同樣面積能做的事情愈多，或者同樣功能可以用更小的面積完成——這對成本、功耗、甚至晶片設計的彈性都有直接影響。
問題在於，邏輯密度的計算方式並沒有統一標準。有人用標準單元庫（standard cell library）裡密度最高的那一組來算，有人用 SRAM 密度來算，有人用混合方式估算。不同算法之間的差異可以達到 20% 到 30%，而這正好是「一個世代」的差距。於是同樣一顆晶片，換一種算法，就可以「升級」或「降級」一個節點。
2-4 PPA 才是真正的語言
對晶片設計者來說，節點數字其實從來不是重點，重點是 PPA——效能（Performance）、功耗（Power）、面積（Area）。這三個指標的組合，才是決定一顆晶片能不能做出來的關鍵。
舉例來說，一個新節點如果密度只提升 15%，但同頻功耗下降 30%，對手機晶片來說可能是天大的好消息；反過來說，如果密度提升 50% 但功耗幾乎沒改善，對資料中心來說也許還是有價值（因為可以塞更多核心），但對穿戴裝置就毫無意義。同一個節點，對不同產品的價值完全不同——這也解釋了為什麼「幾奈米」這種單一數字，註定無法承載這麼多資訊。
三、三大晶圓廠的 3nm 大不同：台積電、三星、英特爾的命名邏輯
理解了節點數字的模糊性之後，我們就可以來看現實世界裡最有趣的部分：同樣掛著「3nm」或「3 奈米級」招牌的三家廠商，做的其實是完全不同的東西。
3-1 台積電 N3 家族：FinFET 的穩健收尾
台積電的 3 奈米世代以 N3 為起點，後續延伸出 N3E、N3P、N3X、N3S 等多個版本，形成一個「家族」。這個策略在半導體業界並不少見，但台積電把它執行得特別細緻：同一個世代裡，針對不同客戶需求提供不同版本。
其中最具代表性的是 N3（後來常被稱為 N3B）與 N3E 的差異。N3 是首發版本，設計密度最高，但設計規則較嚴格、製造成本也較高；N3E 則放寬了部分設計規則，換取更好的良率與更低的成本，代價是密度略低。這個安排很務實——首發客戶要的是「最先進」，量產客戶要的是「划得來」。
值得注意的是，台積電的 N3 世代仍然採用 FinFET 結構，要到 N2 才轉入閘極全環（GAA）的奈米片架構。這種「先把現有結構的極限榨乾，再換新結構」的策略，與三星的激進路線形成明顯對比。
3-2 三星 SF3：GAA 搶先，良率追趕
三星在 3 奈米世代選擇了不同的路：直接導入 GAA 結構（三星稱之為 MBCFET，多橋通道場效電晶體），成為全球第一家把 GAA 推上量產的廠商。從技術路線來看，這是相當激進且值得尊敬的決定——GAA 被公認是 FinFET 之後的必經之路，三星選擇提早跨過去。
但激進也意味著風險。GAA 的製程控制難度遠高於 FinFET，通道的厚度、寬度、間距都需要極高精度的控制，良率爬坡的挑戰很大。這也導致三星 SF3 在初期的實際出貨規模與客戶採用度，落後於台積電的 N3 家族。
從命名角度來看，三星的「3」與台積電的「3」，在密度上並不是同一個量級。以第三方逆向工程的估算，三星 SF3 的邏輯密度大約落在 150 到 170 MTr/mm² 區間，而台積電 N3 家族的估算值則從 200 多到接近 300 MTr/mm² 不等（視版本與計算方式而定）。同樣叫 3nm，實際密度可能相差三成以上。
3-3 Intel 4 與 Intel 3：改名之後的重新對齊
英特爾在這場數字遊戲裡，扮演過最戲劇性的角色。2021 年，英特爾宣布製程節點改名：原本的 10 奈米 SuperFin 改名為「Intel 7」，原本的 7 奈米改名為「Intel 4」，之後的節點則依序為 Intel 3、Intel 20A、Intel 18A。
這次改名的邏輯，英特爾的說法是「讓命名反映實際的密度與性能水準，與業界慣例對齊」。翻譯成白話就是：過去英特爾的節點命名比競爭對手「誠實」，導致同樣實力的產品在行銷上吃虧；現在要把數字調整到與市場認知一致的位置。
這個動作本身就說明了節點數字的本質——它是一種可以被調整的敘事，而不是一個固定的物理量。當一家以技術嚴謹著稱的公司都必須「校正」自己的命名來符合市場期待時，你就知道這套數字體系已經離物理現實有多遠了。
3-4 密度對照表：同樣叫 3nm，差別有多大
下表整理了幾個主要節點的邏輯密度推估值，資料來自 TechInsights、WikiChip 等機構的逆向工程分析。要特別強調的是，不同來源的估算差異可達 20% 到 30%，且計算方式（標準單元密度、SRAM 密度、混合估算）並不一致，因此這張表只適合做「相對比較」，不適合當作絕對數據引用。
製程節點
廠商
電晶體結構
邏輯密度推估（MTr/mm²）
備註
N7
台積電
FinFET
約 90
成熟主力節點
Intel 7
英特爾
FinFET
約 100
原 10nm SuperFin
N5
台積電
FinFET
約 170
EUV 大量導入
5LPE
三星
FinFET
約 130
Intel 4
英特爾
FinFET
約 120
原 7nm，EUV 導入
Intel 3
英特爾
FinFET
約 180（估）
Intel 4 的改良版
SF3
三星
GAA（MBCFET）
約 150–170
首發 GAA 量產
N3E
台積電
FinFET
約 215
放寬規則、良率優先
N3（N3B）
台積電
FinFET
約 290（估）
密度最高版本
從這張表可以看出幾件事。第一，Intel 4 的密度其實與台積電 N5 相當，但數字上「4」比「5」小，看起來更先進。第二，三星 SF3 的密度大約與 Intel 3 相近，卻遠低於台積電 N3 家族。第三，台積電自己的 N3 與 N3E 之間就有一段差距，而兩者在行銷上都叫「3 奈米」。
這就是數字遊戲的具體樣貌：同一個數字，可以對應到差距三成以上的實際規格。
四、為什麼會這樣？技術與商業的雙重推力
講到這裡，很自然會浮現一個問題：既然大家都知道這套數字不精確，為什麼不改掉？為什麼不用更誠實的指標，例如直接標示密度或 PPA？答案同時存在於技術面與商業面。
4-1 技術面：微縮變慢，但期待沒有變慢
摩爾定律原本預測的是「每兩年，同樣價格能買到的電晶體數量翻倍」。在全面縮放的年代，這件事靠著把尺寸縮小就能達成。但現在，尺寸縮小的難度呈指數上升，成本卻同步暴增。
以每片晶圓的價格來看，先進製程的資本品質驚人：一座 3 奈米晶圓廠的投資動輒兩百億美元起跳，每片晶圓的價格也從 5 奈米世代的約 1.6 萬美元，上升到 3 奈米世代的 2 萬美元以上。這意味著每顆電晶體的成本，在先進節點上可能不降反升——這是摩爾定律在經濟層面從「定律」變成「趨勢」的關鍵轉折。
在這種情況下，廠商必須想辦法維持「每兩年一個新節點」的敘事節奏，否則整個產業的投資邏輯、客戶的產品規劃、甚至股市的估值模型都會失去依據。節點數字於是成為一種維持節奏的工具：即使實際進步只有半代，也要給它一個新數字。
4-2 商業面：小數字比較好賣
從行銷角度來看，節點數字的效果無可取代。「3 奈米」這三個字，比「邏輯密度 215 MTr/mm²、同頻功耗下降 34%」好懂得多，也更容易放進廣告標語、發表會投影片、以及產品包裝上。
這不是嘲諷，而是現實。對绝大多数消費者而言，他們不需要知道 CGP 是多少，他們需要一個可以快速比較的刻度。節點數字提供了這個刻度，即使這個刻度並不線性、也不精確。就像汽車的「排氣量」或手機的「畫素數」，它們都不是完美的性能指標，但因為容易理解，所以持續存在。
更微妙的是，數字會影響預期，預期會影響評價。一顆晶片如果被標為「4nm」，消費者會用 4nm 的標準去檢視它；如果標為「5nm」，同樣的表現可能被視為「超乎預期」。這種心理帳戶效應，讓廠商有強烈動機去選擇更小的數字。
4-3 客戶與投資人的心理帳戶
還有一層比較少被討論的因素：節點數字是 B2B 溝通語言。台積電的客戶是蘋果、高通、輝達、AMD，這些公司要向自己的客戶與投資人交代「為什麼新產品比較強」，節點數字是最方便的解釋框架。
「因為我們用上了 3 奈米製程」——這句話比「因為我們重新設計了快取階層與電源管理架構」更容易傳播。於是節點數字變成整個產業鏈的共同語言，即使每個人都知道它不精確，也沒有人有動機去拆掉它。這是一種典型的路徑依賴：不是因為它最好，而是因為大家都在用。
五、對消費者的實際意義：買處理器該看什麼？
理解了數字遊戲的來龍去脈之後，最重要的問題是：那我到底該怎麼看規格？以下幾個原則，可以幫你在選購時避開常見的誤區。
5-1 別只看奈米數：架構與世代更重要
第一條原則很簡單：奈米數不是效能指標，架構才是。 同樣是 3 奈米製程，一顆設計不良的晶片可能輸給 5 奈米製程上設計精良的產品。歷史上這種例子層出不窮——架構革新帶來的性能提升，往往遠大於製程節點推進一代的邊際效益。
實務上，你應該優先關注的是：這是該架構的第幾代？核心配置有沒有改變？快取大小是否提升？這些資訊比節點數字更能預測實際表現。
5-2 看實測 PPA 與能效曲線
第二條原則：看實測，不看宣稱。 廠商在發表會上提供的數字，通常是在特定條件下（特定電壓、特定頻率、特定負載）測出的最佳值。真正對你有意義的，是第三方評測在實際使用情境下的表現。
特別值得關注的是「能效曲線」——也就是在不同功耗設定下，效能如何變化。有些晶片在最高頻率下表現亮眼，但一降頻就迅速衰弱；有些晶片則是中低負載區間特別省電。對手機、筆電這類產品來說，後者往往更實用。
5-3 看封裝、記憶體與系統整合
第三條原則，也是近年最重要的趨勢：晶片不是孤立的。 先進封裝（如台積電的 CoWoS、英特爾的 Foveros）、記憶體頻寬、晶粒間互連技術，對整體效能的影響已經不亞於製程節點本身。
舉例來說，兩顆同樣採用 5 奈米製程的處理器，一顆採用先進 2.5D 封裝搭配高頻寬記憶體，另一顆採用傳統封裝搭配標準記憶體，實際表現可能相差三成以上。在 AI 加速器領域，這個差距甚至更大。當摩爾定律在電晶體層面變慢，系統層面的創新就成為新的戰場——而這些創新，不會反映在節點數字上。
六、未來展望：2nm、A16 與埃米時代的命名會怎麼走？
如果說 3nm 已經這麼模糊，那接下來的 2nm、A16、甚至「埃米」（angstrom）世代，又會變成什麼樣子？
6-1 2nm 世代：GAA 與背面供電的雙重轉折
台積電的 N2 節點，是該公司首次導入閘極全環（GAA）奈米片結構的世代，同時也規劃了背面供電（backside power delivery）技術的後續版本。英特爾則在 20A、18A 節點上導入 PowerVia 背面供電與 RibbonFET（英特爾的 GAA 結構）。三星則在 3nm 世代就已導入 GAA，並持續推進。
這些技術變革的意義，其實遠大於節點數字本身。背面供電把電源網路移到晶圓背面，可以大幅降低電阻與電壓降、釋放正面布線空間，是近年最受期待的架構革新之一。換句話說，2nm 世代的真正賣點不是「2」，而是「GAA 加背面供電」。
6-2 埃米時代：命名遊戲會不會更誇張？
台積電已經宣布，N2 之後的節點將以「A16」（1.6 奈米）命名，之後還有 A14 等規劃。英特爾則有 14A、10A 等路線圖。需要注意的是，這些數字同樣不是實際尺寸，而是延續既有邏輯的相對代號。
有幾個趨勢值得觀察。第一，隨著數字的絕對值變小，「數字縮小」的空間也變小——從 5 到 3 是減少了 40%，從 3 到 2 只減少 33%，從 2 到 1.6 只減少 20%。這意味著未來的節點數字會愈來愈難傳達「進步幅度」，行銷效果自然遞減。第二，業界可能會逐漸轉向用其他指標來溝通，例如「每瓦效能提升百分比」、「密度提升倍數」，或者直接強調特定應用場景的表現。
第三，也是最值得期待的：當數字遊戲的邊際效益遞減，產業可能被迫回到更誠實的溝通方式。這不一定會發生，但至少壓力正在累積。
七、重點整理：給忙碌讀者的五個 takeaway
結語：讀懂數字背後的語言
回頭看這整件事，其實沒有誰在「騙人」。廠商標示 3nm，並沒有宣稱晶片上有 3 奈米的結構；產業沿用這套命名，是因為它曾經有物理意義，後來變成共同語言，最後變成一種方便但粗糙的刻度。問題不在於數字本身，而在於我們太容易把一個相對的代號，當成絕對的事實。
下次看到「2 奈米量產」、「A16 節點」、「18A 製程」這些字眼時，不妨多問一句：這個數字對應的實際密度是多少？用的是什么結構？PPA 提升了多少？這些問題的答案，遠比數字本身有意思得多。
科技產品的規格表，本質上是一種壓縮過的語言。學會解壓縮，你就不會被數字牽著走，而是能從數字背後读出真正的技術脈絡。這也是我們在雅寶社區 · 頂客論壇的 3C 科技教學版，一直想帶給大家的東西——不是叫你記住更多規格，而是讓你具備看穿規格的能力。
如果你對某個特定節點、某顆晶片的實際密度或架構有興趣，歡迎在討論區開串，我們可以一起把數據攤開來對照。畢竟在這個數字遊戲裡，最有價值的從來不是數字本身，而是願意追問「這個數字到底是什麼意思」的習慣。