應變矽：為什麼拉緊矽晶格能讓電子跑更快
車子本身的重量（有效質量）：車子越輕，加速越容易，跑得越快。
應變矽的妙處在於，它同時改善了這兩件事：一來改變能帶結構、讓載子的有效質量變輕；二來調整能谷分布與聲子散射，讓載子不容易被「撞歪」。這也是為什麼應變工程能在不改變材料本質的前提下，硬是榨出兩位數百分比的性能提升。
二、應變矽的物理核心：能帶、有效質量與散射
接下來要進入這篇文章最「硬」的部分。別擔心，我們會盡量用概念性的方式說明，讓非物理背景的讀者也能掌握骨幹。
2-1 能帶結構：應變如何改變電子的「車道分配」
在矽晶體中，電子並不是隨便哪個能量狀態都能待著，而是被限制在一組稱為「能帶」的允許能量範圍內。對傳導電子來說，最重要的是導帶（Conduction Band）的形狀；對電洞來說，則是價帶（Valence Band）的形狀。
以未受應變的矽為例，導帶的最低能量點（能谷）在動量空間中有六個等效的位置，稱為「六個 Δ 能谷」。這六個能谷的能量相同，電子會均勻分布在其中。這樣的「簡併」狀態，其實對電子移動是種阻礙：因為電子分布在不同能谷，彼此之間會發生「谷間散射（Intervalley Scattering）」，一撞就損失動量，速度自然上不去。
而當我們對矽施加雙軸張應變（Biaxial Tensile Strain）——最典型的方式是在矽下方長一層晶格常數較大的矽鍺（SiGe）——矽的晶格在平面方向被拉長，垂直方向被壓縮，能帶結構就跟著改變：原本六個簡併的能谷會分裂成「兩個能量較低的能谷」與「四個能量較高的能谷」。
結果是什麼？電子會優先佔據那兩個能量較低的能谷。這帶來了雙重好處：
谷間散射大幅減少：因為電子集中少數能谷，彼此「換車道」的機會變少。
這正是應變矽能讓電子跑更快的核心機制之一。
2-2 有效質量變輕：電子為什麼變得更敏捷
在固態物理中，電子在晶體裡的「質量」並不是真空中的 9.11×10⁻³¹ 公斤，而是所謂的有效質量（Effective Mass）。它反映了電子受到外力（例如電場）時，加速度有多大。
半導體物理有一條基本關係：
μ = qτ / m*
其中 μ 是遷移率，q 是電荷量，τ 是平均散射時間（可以想成「兩次碰撞之間平均能撐多久」），m* 就是有效質量。
這條式子非常直觀：有效質量越小，遷移率越大；散射時間越長，遷移率也越大。應變工程同時對這兩個變數下手。
對電子來說，張應變主要降低的是傳導帶能谷在通道方向上的有效質量；對電洞來說，情況稍微複雜一點，因為價帶的形狀更為交疊，需要靠壓應變（Compressive Strain）把重空穴帶與輕空穴帶分開，讓電洞集中在有效質量較輕的那條能帶上。
這裡有一個很重要的觀念：電子與電洞對應變的反應方向是不同的。這也是為什麼在實務上，n 型與 p 型電晶體必須採用不同種類的應變策略——我們會在第三節詳細說明。
2-3 散射減少：電子不再一直被「撞歪」
除了有效質量，散射也是決定遷移率的關鍵。在半導體中，載子主要的散射來源包括：
應變工程的貢獻在於：它能抑制谷間散射，因為能谷分裂後，電子集中在低能谷，跳上去需要額外能量，機率就降低了。此外，應變也會改變聲子的頻譜與電子—聲子的耦合強度，進一步影響散射率。
所以整體來看，應變同時做到了「減重」與「清路障」，遷移率自然提升。這也是為什麼在 90 奈米世代，Intel 能把應變矽直接推上量產，並宣稱 PMOS 驅動電流提升約 25–30%、NMOS 也有兩位數百分比成長的原因。
2-4 電子與電洞的不對稱：拉與壓的分工
前面提過，電子和電洞對應變的反應方向相反，這點值得再展開說明，因為它直接決定了製程上的設計邏輯。
對電子（NMOS）而言：張應變（Tensile Strain）能提升遷移率。原因是張應變下，導帶的兩個低能谷能量下降，電子佔據這兩個谷，面內有效質量降低、谷間散射減少。
對電洞（PMOS）而言：壓應變（Compressive Strain）能提升遷移率。原因是壓應變會讓價帶中的重空穴帶與輕空穴帶分裂，讓電洞集中在有效質量較輕的能帶上，同時降低價帶間的散射。
這個對稱性，造就了應變矽製程上「一邊拉、一邊壓」的有趣畫面：在同一個晶片上，NMOS 和 PMOS 需要被施加方向相反的機械應力。這也是為什麼應變工程不是單一技術，而是一整套需要精密整合的「組合拳」。
三、怎麼把矽「拉緊」？主流應變工程技術全解析
理解了原理，接下來要看實務。半導體業界用了哪些方法，把應力「灌」進矽晶格裡？大致可以分成「全域應變」與「局部應變」兩大類，另外還有透過覆蓋層與熱製程的輔助手段。
3-1 全域應變：矽鍺虛擬基板（Virtual Substrate）
最直觀的做法，是在整片晶圓的層級施加應變。做法是先在矽晶圓上長一層矽鍺（SiGe）。由於鍺的原子半徑比矽大，SiGe 的晶格常數比純矽大；當我們在這層 SiGe 上再長一層薄薄的矽時，這層矽的晶格就會被「撐開」，形成雙軸張應變。
這種結構被稱為「應變矽／鬆弛矽鍺」或「矽鍺虛擬基板」。它的優點是應變均勻、整片晶圓都能受益，且特別適合 NMOS 的電子遷移率提升。在 2000 年代初期，IBM、AMD 等廠商都曾大力投入這條路線。
不過，全域應變也有明顯缺點：
製程成本高：需要額外成長厚層 SiGe，且缺陷密度控制不易。
散熱較差：SiGe 的熱傳導率比矽低，對高功率晶片不利。
因此，產業界後來逐漸轉向「局部應變」路線，把應力精準地施加在需要的地方。
3-2 局部應變：嵌入式矽鍺與嵌入式碳化矽
局部應變的核心概念是：不需要整片晶圓都應變，只要在電晶體的源極／汲極區域動手腳就好。
嵌入式矽鍺（Embedded SiGe，eSiGe）：這個做法是在 PMOS 的源極與汲極區域挖出凹槽，然後填入晶格常數比矽大的矽鍺。由於 SiGe 想「撐大」，它會對中間的矽通道施加壓應變，正好符合 PMOS 電洞的需求。這項技術在 Intel 的 90 奈米製程中首度大規模量產，成為當時最先進的應變手法之一。
嵌入式碳化矽（Embedded SiC，eSiC）：反過來，碳（C）的原子半徑比矽小，所以碳化矽的晶格常數比矽小。若在 NMOS 的源極／汲極填入 SiC，它會「收縮」，對通道施加張應變，正好提升電子遷移率。不過 SiC 的製程難度較高（碳的固溶度低、缺陷控制不易），實務上不如 eSiGe 普遍。
局部應變的優點是：
與 CMOS 製程整合度高：可透過微影與蝕刻精準定義區域。
不影響整片晶圓的其他區域。
缺點則是需要額外的微影、蝕刻、選擇性磊晶步驟，製程複雜度與成本都會上升。
3-3 應力覆蓋層與應力記憶技術
除了在源極／汲極「塞材料」，還有一種做法是在電晶體上方覆蓋一層具有內應力的薄膜，稱為應力覆蓋層（Stress Liner）。
常見的包括：
這種薄膜通常是透過電漿輔助化學氣相沉積（PECVD）製作，沉積參數會直接影響薄膜的內應力大小與方向。工程師可以透過調整製程條件，讓薄膜「記住」某種應力狀態，進而把應力傳遞到通道中。
此外，還有一種被稱為應力記憶技術（Stress Memorization Technique, SMT）的手法：在源極／汲極離子佈植後，覆蓋一層應力薄膜並進行退火，讓應力在再結晶過程中「被記住」，之後即使移除薄膜，應變仍然保留在晶格中。這種技術可以在不增加太多製程步驟的情況下，額外榨出一些遷移率提升。
3-4 製程整合的現實：應變是「組合拳」
在真實的量產製程中，上述技術很少單獨使用，而是多種應變手法疊加。例如在 90 奈米與 65 奈米世代，Intel 與其他廠商會同時使用：
PMOS：嵌入式 SiGe（壓應變）＋壓應力 SiN 覆蓋層
NMOS：張應力 SiN 覆蓋層＋（部分節點）嵌入式 SiC 或張應變 SiN
這種「組合拳」的好處是應變效果可以累加，但同时也帶來整合上的挑戰：不同應變手法之間可能互相抵銷、薄膜厚度與圖案密度會影響應力分布、熱預算也會改變應變的鬆弛程度。換句話說，應變工程不只是「材料問題」，更是「整合問題」。
這也是為什麼應變矽雖然原理清楚，但真正能在量產線上穩定跑出良率的廠商，其實屈指可數。
四、從實驗室到百萬量產：應變矽的產業發展史
了解了技術原理，我們把鏡頭拉遠一點，看看應變矽在半導體產業裡的真實發展軌跡。
4-1 2000 年代初的關鍵戰役：90 奈米節點
2003 年前後，Intel 推出代號 Prescott 的處理器，採用 90 奈米製程，這是應變矽首次大規模進入商用 CPU。當時 Intel 同時導入了嵌入式 SiGe（用於 PMOS）與張應力 SiN 覆蓋層（用於 NMOS），並宣稱在效能與功耗上都有顯著提升。
同一時期，IBM、AMD、摩托羅拉等廠商也各自發展應變技術。IBM 當時主推的是「雙軸張應變的矽鍺虛擬基板」路線，並在 90 奈米與 65 奈米節點上使用。這形成了一場「應變路線之爭」：一方以局部應變為主，一方以全域應變為主。
最後的結果是：局部應變路線因為整合彈性高、對 PMOS 效果顯著，逐漸成為主流；而全域應變則退居特定應用（例如需要高電子遷移率的射頻或高效能運算元件）。
這段歷史的意義在於：應變矽不是實驗室裡的理論，而是真正撐起了 90 奈米到 28 奈米之間長達十年的效能成長。沒有應變工程，摩爾定律在那段時間可能早就撞牆。
4-2 應變技術的後續演進：45nm、FinFET 到 GAA
隨著製程推進，應變技術也持續演化：
值得注意的是，雖然結構不斷改變，應變工程的核心思想從未消失：它只是從「平面時代的源極／汲極嵌入」轉變為「立體結構中的應力整合」。這也說明了應變矽不是一個過渡技術，而是一個會持續演進的設計維度。
五、應變矽的極限與未來
任何技術都有天花板。應變矽也不例外。接下來我們談談它的限制，以及在新材料與新架構下，它還剩下多少發揮空間。
5-1 物理與製程的天花板
應變矽面臨的第一個問題是應變鬆弛（Strain Relaxation）。晶格被拉緊之後，其實是處於一個能量較高的「亞穩態」，一旦遇到高溫製程或缺陷生成，應變就可能鬆弛掉，效果也跟著打折。這也是為什麼應變工程必須與熱預算管理緊密配合。
第二個問題是缺陷生成。應變越大，晶格偏離平衡位置越多，就越容易產生差排（Dislocation）等缺陷，反而成為散射中心，讓遷移率不升反降。實務上，應變量大約在 1% 上下就會開始面臨這個取捨。
第三個問題是製程複雜度與成本。每一種應變手法都對應額外的微影、蝕刻、磊晶或薄膜步驟，這些都會推高成本，並增加良率風險。對晶圓代工廠來說，這是一筆必須精算的投資。
5-2 新材料的挑戰與競合
除了應變，產業界也一直在尋找「更好的通道材料」。例如：
這些材料的出現，確實對「矽」構成了挑戰。但要注意的是，應變工程並不是只能用在純矽上——同樣的概念也可以應用在 SiGe 通道、Ge 通道上，透過應變進一步提升這些材料的遷移率。換句話說，應變是一種「設計維度」，而不是「單一材料技術」，它會跟著材料一起演進。
5-3 應變工程在後摩爾時代的新角色
在後摩爾時代，效能提升不再只靠單一晶片的微縮，而是走向「異質整合」、「小晶片（Chiplet）」、「先進封裝」。在這樣的趨勢下，應變工程的角色反而變得更細緻：
可以說，只要半導體還在做「通道工程」，應變就會一直存在，只是形式會不斷變化。
六、常見問答：一次搞懂應變矽的迷思
最後，我們整理幾個讀者最常問的問題，幫助你把觀念一次釐清。
問題
簡要回答
應變矽是「新材料」嗎？
不是。材料本體仍是矽，只是透過機械應力改變晶格間距與能帶結構。
為什麼 NMOS 和 PMOS 要用不同方向的應變？
電子在張應變下遷移率提升，電洞則在壓應變下提升，兩者需求相反。
應變越大越好嗎？
不是。應變過大會導致缺陷生成與應變鬆弛，反而讓遷移率下降。
FinFET 之後還需要應變嗎？
需要。只是施加方式從平面轉為立體結構中的應力整合，本質不變。
應變矽會完全被新材料取代嗎？
短期內不會。應變是設計維度，可與 SiGe、Ge 等新材料並用。
如果你只能記住一句話，那就記住這句：應變矽不是把矽換掉，而是把矽「調整到更適合載子旅行」的狀態。它透過改變能帶、降低有效質量、減少散射，讓電子與電洞在同一條通道裡跑得更快、更省力。
結語：拉緊的不只是晶格，還有整個產業的想像力
回顧應變矽的發展歷程，會發現它其實是一個很「工程師思維」的技術：沒有華麗的材料替換，沒有戲劇性的架構革命，而是在既有材料上，透過對物理機制的深刻理解，硬是擠出兩位數的效能提升。
從 90 奈米的嵌入式 SiGe、65 奈米的應力覆蓋層，到 FinFET 與 GAA 時代的立體應變整合，這條技術線始終沒有斷過。它提醒我們：摩爾定律的推進，從來不是單一技術的功勞，而是無數「看起來很小」的物理調整，累積而成的結果。
下次當你拿起手機、打開筆電，享受流暢的效能時，不妨想想晶片裡那些被「拉緊」的矽原子——它們正以我們看不見的方式，努力讓電子跑得更快一點。而這，正是半導體工程最迷人的地方。
如果你喜歡這類 3C 科技教學內容，歡迎持續關注「雅寶社區 · 頂客論壇」的科技專欄，我們會繼續用最白話的方式，帶你拆解那些藏在晶片裡的硬核知識。