2026 年矽光子（Silicon Photonics）技術：突破資料中心光傳輸效能瓶頸
矽光子並不是新概念，它的學術研究可以追溯到 1980 年代。但為什麼直到這幾年才真正商業化？答案是：過去它「不夠便宜、不夠好用、不夠需要」。現在這三個條件同時成熟了。
2.1 從光子學到矽光子：為什麼選矽
光子積體電路（PIC）原本多用磷化銦（InP）或砷化鎵（GaAs）等化合物半導體製作，這些材料發光效率好，是雷射與光偵測器的天然選擇。但化合物半導體的晶圓尺寸小、成本高，製程也無法沿用成熟的 CMOS 生態系。
矽的優勢恰恰在於「它很笨」——矽是間接能隙材料，本身幾乎不發光。聽起來是缺點，卻換來幾個關鍵好處：第一，矽對通訊常用的 1310nm 與 1550nm 波段幾乎透明，光在矽波導中的傳輸損耗可以壓到每公分 1dB 以下；第二，矽的折射率極高（約 3.5），能做出極小尺寸的光波導與元件，彎曲半徑可以縮到幾微米，實現高密度整合；第三，也是最重要的一點，矽光子能直接使用 12 吋晶圓與現有 CMOS 產線，這讓成本結構從「光學元件」變成「半導體晶片」。
換句話說，選擇矽不是因為它在光學上最優秀，而是因為它讓光學元件可以被「量產」。
2.2 關鍵元件拆解：波導、調變器、光偵測器
一個典型的矽光收發晶片，內部由幾個核心元件組成：
光波導（Waveguide）是整個電路的「導線」，通常採用矽-二氧化矽的絕緣層上覆矽（SOI）結構，透過蝕刻出奈米級的脊狀或條狀結構，讓光被限制在矽核心中傳播。波導設計的關鍵在於單模條件與偏振控制，因為光纖中的偏振態不穩定，晶片必須設法處理偏振分集與旋轉。
調變器（Modulator）負責把電訊號轉成光訊號，是決定傳輸速率的核心。業界主流採用馬赫-曾德調變器（MZM），透過改變矽波導中的載子濃度來調變折射率，進而改變光的相位。MZM 的優勢是頻寬大、線性度好，缺點是尺寸大、功耗高。另一條路線是微環共振器（Micro-Ring Resonator），體積小、功耗低，透過共振波長偏移來調變，天生適合波分複用（WDM），但對溫度的敏感度極高，需要複雜的熱穩定機制。2026 年的趨勢是「混合使用」：長距離、高效能場景用 MZM，高密度、低功耗場景用微環。
光偵測器（Photodetector）把光轉回電。矽本身在 1550nm 幾乎不吸收光，所以業界普遍採用鍺（Ge）在矽上異質成長的方式，製作鍺-矽光偵測器。這個製程步驟是矽光晶片製造中最棘手的一環，因為鍺與矽的晶格常數差異約 4%，容易產生缺陷，直接影響暗電流與響應度。
此外還有光耦合結構（grating coupler 或 edge coupler）、分光器、偏振分束器、光隔離器等。把這些元件整合在同一片矽上，才算是一顆完整的矽光引擎。
2.3 從可插拔到共同封裝（CPO）的架構躍遷
理解 CPO 最快的方式，是想像把光模組「拆掉外殼、縮小體積、直接黏在交換晶片旁邊」。實際做法是把矽光引擎（Optical Engine）與交換 ASIC 放在同一顆基板上，透過 2.5D 或 3D 先進封裝技術連結，電訊號的傳輸距離從原本的十幾公分縮短到幾公釐。
這個改變帶來三重好處：電氣損耗大幅降低，可以省掉大部分重計時器；每比特功耗（pJ/bit）顯著下降，業界目標是從可插拔方案的 15 至 20 pJ/bit 降到 5 pJ/bit 以下；面板密度提升，因為光纖可以直接從封裝體邊緣引出，不受模組尺寸限制。
但 CPO 也有明顯的代價。光引擎與 ASIC 綁死後，任何一方故障都可能導致整顆交換器停擺，維護模式從「換模組」變成「換整機」，這對資料中心的營運韌性是巨大挑戰。此外，多供應商互通性、標準化、以及測試除錯的複雜度都大幅上升。這也是為什麼 2026 年的市場呈現「CPO 與可插拔並行」的局面，而不是一刀切的替換。
三、2026 年矽光子的五大技術突破
2026 年之所以關鍵，是因為多條技術路線同時跨過了商用門檻。以下五個方向，構成了這波矽光子浪潮的技術骨架。
3.1 單通道 200G 與 1.6T 模組商用化
光模組的速率是以「單通道速率 × 通道數」計算。800G 世代的主流是 8 通道 × 100G，而 1.6T 世代則有兩條路徑：8 通道 × 200G，或 16 通道 × 100G。2026 年，200G 單通道的 SerDes 與光學元件雙雙成熟，讓 8×200G 成為 1.6T 模組的主流架構。
單通道從 100G 拉到 200G，看似只是頻率翻倍，實際上對光學元件的頻寬要求、訊號完整性、封裝寄生電容都提出更嚴苛的挑戰。矽光調變器必須把 3dB 頻寬推升到 60GHz 以上，驅動電路的設計也得從傳統的 CMOS 轉向 SiGe 或 FinFET 製程。這也是為什麼 2026 年的矽光模組，往往是「矽光晶片 + 特殊製程驅動 IC」的異質整合方案，而非單一晶片通吃。
值得一提的是，這波 1.6T 模組的另一個特徵是線性驅動（Linear Drive）架構的興起。傳統模組內建 DSP 做訊號重整形，但在 CPO 或 LPO（Linear Pluggable Optics）架構中，DSP 被拿掉，改由 ASIC 端的 SerDes 直接驅動光引擎。這讓功耗與延遲都大幅改善，但也把訊號完整性的責任從模組廠轉移到系統廠，產業鏈的權力結構因此重新洗牌。
3.2 微環調變器與多波長 WDM 整合
如果說 200G 單通道是「把水管加粗」，那波分複用（WDM）就是「同時開好幾條水管」。矽光子在這方面的天然優勢是：微環共振器可以做得非常小，而且不同半徑的微環可以共振在不同波長，因此能在極小面積內整合數十個獨立波長通道。
2026 年的技術突破在於「波長穩定性」。微環的共振波長對溫度極度敏感，過去每升高 1°C，波長就會漂移約 0.06nm，需要持續加熱修正，反而抵銷了低功耗的優勢。新一代方案透過在封裝層加入主動溫控、改良波導的溫度係數（例如採用氮化矽與矽的混合波導），以及演算法層面的波長鎖定技術，把功耗壓到可接受範圍。
實際應用上，CWDM（粗波分複用）因為通道間距大（20nm）、對波長漂移容忍度高，成為資料中心內短距離傳輸的首選；而 DWDM（密集波分複用）則用於需要更高頻譜效率的長距離鏈路。2026 年可以看到 8 波長甚至 16 波長的 CWDM 矽光引擎進入量產，這直接支撐了 1.6T 乃至 3.2T 模組的實現。
3.3 光源難題：外部雷射與異質整合
矽不會發光，這是矽光子永遠的痛。業界的解法主要有三條路線，2026 年的市場則呈現「外部雷射為主流、異質整合加速追趕」的態勢。
外部雷射源（ELS, External Laser Source）是目前最成熟的做法：把雷射晶片（通常是 InP 或量子點雷射）放在晶片外部，透過光纖把光耦合進矽光引擎。優點是雷射可以獨立散熱與更換，可靠度風險分散；缺點是需要額外的光纖耦合與封裝，成本與體積都增加。CPO 架構下的 ELS 通常採「雷射模組放在機箱前方面板、光纖導入封裝體」的設計，方便現場維護。
異質整合（Heterogeneous Integration）則是把 III-V 族材料直接貼合或成長在矽上，實現「片上有光源」。2026 年這條路線的進展主要來自晶圓級接合技術的成熟，透過分子接合或微轉印（micro-transfer printing），把雷射晶粒精準放置到矽光晶片上。這種做法的長期潛力極大，但目前良率與成本仍是量產瓶頸。
量子點雷射（Quantum Dot Laser）是另一個值得關注的方向，它對溫度不敏感、不需要昂貴的隔離器，理論上更適合與矽整合。2026 年已有廠商推出基於量子點的整合方案，但要達到電信級可靠度（例如 FIT 率要求），仍需時間驗證。
3.4 矽光與先進封裝的融合
矽光子的第二個身分，其實是「先進封裝的應用」。一顆高效能矽光引擎往往不是單一晶片，而是把光子晶片（PIC）與電子晶片（EIC，例如驅動器與 TIA）透過 2.5D 中介層或 3D 堆疊整合在一起。
2026 年最明顯的趨勢是「光電共封裝平台化」。晶圓代工廠與封測廠開始提供標準化的矽光中介層平台，客戶只需把自家設計的光子元件與電子元件放上去，就能取得完整的封裝方案。這大大降低了進入門檻，讓更多 IC 設計公司能切入矽光領域。
技術細節上，這種封裝面臨的挑戰包括：光纖與晶片的耦合精度必須控制在次微米等級；封裝材料的光學特性會影響波導損耗；以及多顆晶片堆疊後的散熱路徑設計。尤其是 CPO 架構下，交換 ASIC 本身就是發熱大戶（數百瓦等級），光引擎緊鄰其旁，熱串擾成為可靠度的關鍵變數。這也催生了「光電分離封裝」的折衷方案：把對溫度敏感的光元件放在較遠的位置，只讓電性連接靠近 ASIC。
3.5 光交換與光電共封裝的系統級創新
如果把視野從「元件」拉到「系統」，2026 年最令人興奮的莫過於光交換（Optical Switching）開始在特定場景落地。傳統的電交換器需要把光訊號轉成電、交換、再轉回光，這個 O-E-O（光-電-光）過程耗能又延遲。光電路交換（OCS）則讓光訊號直接通過，理論上可以做到近乎零功耗與極低延遲。
Google 早在幾年前就把 OCS 用於其 TPU 叢集的骨幹網路，2026 年這類方案開始向更多雲端業者擴散。目前 OCS 主要用於「可重構的靜態拓撲」，也就是依訓練任務調整節點間的連接關係，而不是高速的逐封包交換。但隨著微機電（MEMS）光開關與矽光開關矩陣的成熟，光交換的應用邊界正在擴大。
另一個系統級創新是「光電共封裝」的概念延伸到記憶體與儲存層。隨著 CXL 等協定讓記憶體池化成為可能，機櫃內部的記憶體互連也開始考慮光連結，這將是矽光子的下一個成長曲線。
四、產業生態與主要參與者
矽光子的產業鏈橫跨半導體、光通訊與雲端服務三個領域，理解各方角色有助於判斷技術落地的節奏。
4.1 晶圓代工與 IDM
矽光晶片的製造高度集中在少數具備 CMOS 產線的廠商。晶圓代工方面，台積電、格羅方德（GlobalFoundries）、英特爾代工服務（Intel Foundry）與新加坡的 AMF 是主要玩家。其中台積電憑藉先進封裝（CoWoS、SoIC）的整合能力，在 CPO 世代取得明顯優勢，其矽光平台已支援 65nm 與 45nm 節點的光子製程。
IDM 方面，英特爾長期投入矽光子研究，其可插拔光模組業務在 2026 年仍是重要供應來源，同時也把矽光技術整合進自家 AI 加速器的互連方案。思科則透過併購累積完整的矽光與 CPO 能力，主打系統級解決方案。
4.2 光模組與網通廠商
傳統光模組廠商面臨的是一個「價值鏈位移」的挑戰。可插拔時代，模組廠掌握封裝、測試與客戶關係，是產業鏈的關鍵環節；但在 CPO 時代，光引擎變成 ASIC 的附屬品，模組廠若不能切入矽光晶片或先進封裝，角色可能被邊緣化。
因此可以看到明顯的策略分化：部分廠商向上整合，投入矽光晶片設計與晶圓級封裝；部分廠商轉向 LPO 等過渡方案，延續可插拔模組的壽命；也有廠商專注於光纖陣列、光耦合元件等利基零組件，成為 CPO 生態系的供應商。
4.3 雲端業者的自研路線
最關鍵的變數其實是雲端業者。這些超大規模資料中心的擁有者，既是矽光子的最大買家，也是技術規格的制定者。Google、Meta、Amazon、Microsoft 近年都大幅增加自研晶片與網路架構的投入，並且直接與晶圓代工、封裝廠合作開發客製化矽光方案。
這種「終端客戶直接下場」的模式，壓縮了傳統網通設備商的空間，但也加速了技術迭代。當單一客戶的採購量足以支撐一條專屬產線時，客製化就變得經濟可行。這也解釋了為什麼 2026 年的矽光技術規格，往往是由雲端業者的內部架構需求所驅動，而非由標準組織主導。
五、導入實務：挑戰、成本與驗證
技術突破是一回事，能不能在資料中心大規模穩定運行又是另一回事。矽光子的導入，仍有多道實務關卡要過。
5.1 良率、測試與可靠度
矽光晶片的測試遠比純電子晶片複雜。除了電性測試，還必須進行光學測試：插入損耗、偏振相依損耗、調變效率、響應度、暗電流等。更麻煩的是，光學測試通常需要在晶圓階段就完成（wafer-level test），因為封裝後光纖耦合會讓測試變得極為困難且昂貴。
目前業界的做法是發展「晶圓級光學探測」技術，用光纖陣列或光柵耦合探針在晶圓上同時量測多顆晶片。但這套設備昂貴、產能有限，成為矽光晶片量產的隱形瓶頸。良率方面，矽光晶片的關鍵失效模式包括波導側壁粗糙造成的散射損耗、鍺偵測器的缺陷、以及微環共振波長的製程漂移。後者尤其棘手，因為波長誤差無法事後修正，只能在設計階段加入調諧範圍來容忍。
可靠度驗證同樣是長期抗戰。電信級標準要求元件在 85°C、85% 濕度下運作數千小時，並通過溫度循環、機械振動等測試。矽光元件的失效機制與傳統光模組不同，例如光纖耦合點的環氧膠老化、微環的長期波長漂移等，都需要建立新的加速老化模型。
5.2 散熱與功耗
散熱是 CPO 架構最現實的挑戰。一顆 51.2T 交換 ASIC 的功耗可達 600 至 800 瓦，而緊鄰的光引擎雖然本身功耗不高（每顆約數瓦），卻對溫度極為敏感。微環調變器的共振波長會隨溫度漂移，雷射的輸出功率與壽命也與溫度高度相關。
目前的解決方案包括：採用外部雷射源，把熱源移出封裝體；在光引擎與 ASIC 之間加入熱隔離層；使用主動溫控（TEC）穩定微環溫度，但這會增加功耗；以及改良封裝基板的散熱設計，例如採用高導熱陶瓷或均熱板。
從系統角度看，CPO 的價值主張是「總功耗下降」，因為省掉了 DSP 與長距離電氣驅動的損耗。但這個帳要算得精準，必須把光引擎的溫控功耗、雷射的電光轉換效率、以及散熱系統的額外負擔都納入。若溫控代價太高，CPO 的節能優勢可能被抵銷。
5.3 標準化與互操作性
可插拔光模組之所以成功，很大程度歸功於 MSA（Multi-Source Agreement）等標準組織建立的互通規範。CPO 目前沒有對應的成熟標準，各家廠商的封裝尺寸、光纖介面、電性介面都不相同，這對雲端業者意味著「被單一供應商綁定」的風險。
2026 年可以看到 OIF、IEEE 與產業聯盟開始推動 CPO 的介面標準化，包括光纖連接器規格、管理介面、以及故障診斷機制。但標準制定需要時間，而技術迭代速度又極快，這種「標準追著產品跑」的現象，在短期內恐怕難以避免。對採購方而言，實務策略往往是「多供應商平行驗證」，同時保留可插拔模組作為備援方案。
六、2026 後的展望：從資料中心到光運算
矽光子的故事不會止於資料中心的機櫃之間。當光的傳輸成本低到一定程度，它就會開始滲透到更短的距離，最終進入晶片內部。
6.1 光互連下沉到晶片內部
目前晶片內部的互連仍是電訊號的天下，但隨著 Chiplet 架構普及，多顆小晶片之間的互連頻寬需求快速上升。矽光中介層（Optical Interposer）的概念，就是在封裝基板內整合光波導，讓 Chiplet 之間用光連結。2026 年這類方案仍在研發階段，但已有多家廠商展示原型。
真正的挑戰在於光元件的微縮與功耗。要讓光連結打進晶片內部，每個連結的功耗必須降到飛焦耳（fJ）等級，這遠低於目前的技術水準。此外，光波導的尺寸雖然小，但雷射與偵測器的體積仍是限制，除非異質整合技術有突破性進展。
6.2 光電共算與 AI 加速器
更長遠的想像，是把光運算本身納入 AI 加速器的架構。光學矩陣乘法、光神經網路等研究已進行多年，優勢在於極高的平行度與極低的延遲。但光運算面臨非線性運算難以實現、記憶體整合困難等根本問題，短期內不太可能取代電子運算。
比較務實的路線是「光電混合」：用光做資料搬運與部分線性運算，用電做邏輯控制與非線性處理。這種架構在 2026 年仍屬研究階段，但它指向一個明確的趨勢——未來十年，光與電的界線會越來越模糊，而矽光子將是這場融合的技術基礎。
七、結語
回顧 2026 年的矽光子發展，最值得注意的或許不是某一項技術的突破，而是整個產業「從選配到標配」的心態轉變。當 AI 叢集的規模從千卡走向十萬卡，傳輸頻寬不再是配角，而是決定算力能否兌現的關鍵基礎設施。矽光子正好在這個時間點，提供了從材料、製程到封裝的完整解方。
當然，這條路仍有不少障礙：良率與測試成本、散熱與可靠度、標準化與供應鏈韌性，每一項都需要產業鏈協同解決。CPO 也不必然全面取代可插拔模組，兩者在不同場景各有適用範圍，未來更可能是「光電共存、分層部署」的混合架構。
對台灣的產業而言，這波浪潮既是機會也是挑戰。我們在晶圓代工、先進封裝、光通訊零組件都有深厚基礎，但矽光子需要的是跨領域整合能力——光學、電子、材料、封裝、系統，缺一不可。能否把既有的半導體優勢延伸到光子領域，將決定我們在下一世代資料中心供應鏈中的位置。
2026 年只是開始。當光真正走進封裝體、走進晶片，資料中心的面貌會再一次被改寫。而這一次，改寫它的不只是摩爾定律，還有那條看不見的光。